This patch unifies the use of config options in v2 to all start with CONFIG_
[coreboot.git] / src / southbridge / intel / i82801er / i82801er_lpc.c
index f679a722d99430171cd75d17adc833532f55e992..fa89469693e71e4aa60418580d289f4ca814a5c0 100644 (file)
@@ -18,8 +18,8 @@
 #define MAINBOARD_POWER_OFF 0
 #define MAINBOARD_POWER_ON  1
 
-#ifndef MAINBOARD_POWER_ON_AFTER_POWER_FAIL
-#define MAINBOARD_POWER_ON_AFTER_POWER_FAIL MAINBOARD_POWER_ON
+#ifndef CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
+#define CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL MAINBOARD_POWER_ON
 #endif
 
 #define ALL            (0xff << 24)
@@ -283,7 +283,7 @@ static void lpc_init(struct device *dev)
 {
        uint8_t byte;
        uint32_t value;
-       uint32_t pwr_on=MAINBOARD_POWER_ON_AFTER_POWER_FAIL;
+       int pwr_on=CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL;
 
        /* IO APIC initialization */
        value = pci_read_config32(dev, 0xd0);
@@ -303,7 +303,7 @@ static void lpc_init(struct device *dev)
        /* Clear SATA to non raid */
        pci_write_config8(dev, 0xae, 0x00);
 
-        get_option("power_on_after_fail", &pwr_on);
+        get_option(&pwr_on, "power_on_after_fail");
        byte = pci_read_config8(dev, 0xa4);
        byte &= 0xfe;
        if (!pwr_on) {