tabellen: display und pc-komm

[hwmod.git] / spec / TODO

diff --git a/spec/TODO b/spec/TODO
index 8066ca972a148dd7c71b2a275178c245cb03416c..bfa6b7b2922403933e09719aeba1cd55e20cc5d1 100644 (file)
--- a/spec/TODO
+++ b/spec/TODO
@@ -1,25 +1,24 @@
 Requirement Specification
-       Verhalten bei Ueberlauf. Division durch 0. (=> als ergebnis soll "Error" da stehen?)
-       Eingabe von unguetligen Zeichen (=> sollen nicht angezeigt werden).
+       o done.
 
 High Level Design Description
-       zu komplexe ModulBeschreibung? sonst done.
+       o nochmals drueber arbeiten am schluss (z.b. bin2dez converter rausnehmen).
+       o arch bild aktualisieren.
 
-Externe Interfaces
-       Physikalische Interfaces (Pins? nochmal VSYNC & HSYNC erklären? jedenfalls: vga, ps/2, board-buttons, rs232-sub/d, clock, reset)
-       sind Logische Interfaces auch Externe Interfaces?
-       schöne Tabellen für die Logischen Modul-Interfaces + Description der Ports (oder ist das mehr Behaviour?)
-       Logische Modul-Interfaces finalisieren
-               fehlende Fehler-Signalisierung von ALU, Converter und u.U. Parser; Signalisierung von 'Enter' von Scanner zu History; History Ports; Converter sequentiell vs. parallel (wie jetzt)
-       Bonusarbeit: grafische Repräsentation der Modul-Interfaces
-               low priority, eher für finale Spezifikation (es wird sich sicher auch viel ändern)
-       Verhalten der Interfaces
-               abstrakt oder auf unsere Modul-Interfaces bezogen? die Beispiele von den Folien sehen eher abstrakt aus. die Verhaltensweisen der Modul-Interfaces sind wahrscheinlich besser in der Detailed Design Description aufgehoben (Event Sequence Diagrams).
+Verhalten der Interfaces
+       o abstrakt oder auf unsere Modul-Interfaces bezogen? die Beispiele von den Folien sehen eher
+       abstrakt aus. 
+       o Verhalten bei Ueberlauf. Division durch 0. (=> als ergebnis soll "Error" da stehen?)
+       o Eingabe von unguetligen Zeichen (=> sollen nicht angezeigt werden).
 
 Testfälle für alle Requirements
-       um zb. die History zu füllen sind 50+ Eingaben zu tätigen, kann mit anderen Testfällen kombiniert werden
+       o um zb. die History zu füllen sind 50+ Eingaben zu tätigen, kann mit anderen Testfällen
+       kombiniert werden
 
 Detaillierte Design Description
-       wie detailliert sollen innere Strukturen beschrieben werden?
-       Event Sequence Diagrams und/oder (?) FSMs
-               was nehmen wir für die Event Sequence Diagrams her? Dia (hätt nicht gesehen dass es das könnte)? Visual Paradigm (nur Windows glaub ich)?
\ No newline at end of file
+       o fsm-todo: rs232, pc-komm, alu, display
+       o fuer history nur textuelle beschreibung
+
+fuer abgabe selbst:
+mit \newpage tabellen gscheid formatieren, sodass keine grauslichen
+Seitenumbrueche mitten in der Tabelle sind... (dort wo es halt moeglich ist).