src/mainboard/winent/pl6064/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 Advanced Micro Devices, Inc.
   5  * Copyright (C) 2010 Win Enterprises, Inc (anishp@win-ent.com)
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <stdint.h>
  23 #include <stdlib.h>
  24 #include <device/pci_def.h>
  25 #include <arch/io.h>
  26 #include <device/pnp_def.h>
  27 #include <arch/hlt.h>
  28 #include <console/console.h>
  29 #include "lib/ramtest.c"
  30 #include "cpu/x86/bist.h"
  31 #include "cpu/x86/msr.h"
  32 #include <cpu/amd/lxdef.h>
  33 #include <cpu/amd/geode_post_code.h>
  34 #include "southbridge/amd/cs5536/cs5536.h"
  35
  36 #define SERIAL_DEV PNP_DEV(0x2e, W83627HF_SP1)
  37
  38 #include "southbridge/amd/cs5536/cs5536_early_smbus.c"
  39 #include "southbridge/amd/cs5536/cs5536_early_setup.c"
  40 #include "superio/winbond/w83627hf/w83627hf_early_serial.c"
  41
  42 static inline int spd_read_byte(unsigned int device, unsigned int address)
  43 {
  44         return smbus_read_byte(device, address);
  45 }
  46
  47 #define ManualConf 0            /* Do automatic strapped PLL config */
  48 #define PLLMSRhi 0x00001490     /* Manual settings for the PLL */
  49 #define PLLMSRlo 0x02000030
  50 #define DIMM0 0xA0
  51 #define DIMM1 0xA2
  52
  53 #include "northbridge/amd/lx/raminit.h"
  54 #include "northbridge/amd/lx/pll_reset.c"
  55 #include "northbridge/amd/lx/raminit.c"
  56 #include "lib/generic_sdram.c"
  57 #include "cpu/amd/model_lx/cpureginit.c"
  58 #include "cpu/amd/model_lx/syspreinit.c"
  59 #include "cpu/amd/model_lx/msrinit.c"
  60
  61 static void mb_gpio_init(void)
  62 {
  63         /* Early mainboard specific GPIO setup. */
  64 }
  65
  66 void main(unsigned long bist)
  67 {
  68         post_code(0x01);
  69
  70         static const struct mem_controller memctrl[] = {
  71                 {.channel0 = {(0xa << 3) | 0, (0xa << 3) | 1}}
  72         };
  73
  74         SystemPreInit();
  75         msr_init();
  76
  77         cs5536_early_setup();
  78
  79         /* Note: must do this AFTER the early_setup! It is counting on some
  80          * early MSR setup for CS5536.
  81          */
  82         w83627hf_set_clksel_48(SERIAL_DEV);
  83         w83627hf_enable_serial(SERIAL_DEV, CONFIG_TTYS0_BASE);
  84         mb_gpio_init();
  85         uart_init();
  86         console_init();
  87
  88         /* Halt if there was a built in self test failure */
  89         report_bist_failure(bist);
  90
  91         pll_reset(ManualConf);
  92
  93         cpuRegInit();
  94
  95         sdram_initialize(1, memctrl);
  96
  97         /* Check memory. */
  98         /* ram_check(0x00000000, 640 * 1024); */
  99
 100         /* Memory is setup. Return to cache_as_ram.inc and continue to boot. */
 101         return;
 102 }
 103