src/mainboard/technologic/ts5300/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses CONFIG_ROMFS
   3 uses HAVE_PIRQ_TABLE
   4 uses USE_FALLBACK_IMAGE
   5 uses HAVE_FALLBACK_BOOT
   6 uses HAVE_HARD_RESET
   7 uses HAVE_OPTION_TABLE
   8 uses USE_OPTION_TABLE
   9 uses CONFIG_COMPRESS
  10 uses CONFIG_ROM_PAYLOAD
  11 uses CONFIG_USE_INIT
  12 uses IRQ_SLOT_COUNT
  13 uses MAINBOARD
  14 uses MAINBOARD_VENDOR
  15 uses MAINBOARD_PART_NUMBER
  16 uses COREBOOT_EXTRA_VERSION
  17 uses ARCH
  18 uses FALLBACK_SIZE
  19 uses STACK_SIZE
  20 uses HEAP_SIZE
  21 uses ROM_SIZE
  22 uses ROM_SECTION_SIZE
  23 uses ROM_IMAGE_SIZE
  24 uses ROM_SECTION_SIZE
  25 uses ROM_SECTION_OFFSET
  26 uses CONFIG_ROM_PAYLOAD_START
  27 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  28 uses CONFIG_PRECOMPRESSED_PAYLOAD
  29 uses PAYLOAD_SIZE
  30 uses _ROMBASE
  31 uses _RAMBASE
  32 uses XIP_ROM_SIZE
  33 uses XIP_ROM_BASE
  34 uses HAVE_MP_TABLE
  35 uses CROSS_COMPILE
  36 uses CC
  37 uses HOSTCC
  38 uses OBJCOPY
  39 uses TTYS0_BAUD
  40 uses TTYS0_BASE
  41 uses TTYS0_LCS
  42
  43
  44 uses CONFIG_CONSOLE_SERIAL8250
  45
  46
  47 uses DEFAULT_CONSOLE_LOGLEVEL
  48 uses MAXIMUM_CONSOLE_LOGLEVEL
  49
  50 default CONFIG_CONSOLE_SERIAL8250=1
  51 ## Select the serial console baud rate
  52 default TTYS0_BAUD=115200
  53 #default TTYS0_BAUD=57600
  54 #default TTYS0_BAUD=38400
  55 #default TTYS0_BAUD=19200
  56 #default TTYS0_BAUD=9600
  57 #default TTYS0_BAUD=4800
  58 #default TTYS0_BAUD=2400
  59 #default TTYS0_BAUD=1200
  60
  61 # Select the serial console base port
  62 default TTYS0_BASE=0x2f8
  63
  64 # Select the serial protocol
  65 # This defaults to 8 data bits, 1 stop bit, and no parity
  66 default TTYS0_LCS=0x3
  67
  68
  69 default DEFAULT_CONSOLE_LOGLEVEL=9
  70 default MAXIMUM_CONSOLE_LOGLEVEL=9
  71 ## ROM_SIZE is the size of boot ROM that this board will use.
  72 default ROM_SIZE  = 256*1024
  73
  74 ###
  75 ### Build options
  76 ###
  77
  78 ##
  79 ## Build code for the fallback boot
  80 ##
  81 default HAVE_FALLBACK_BOOT=1
  82
  83 ##
  84 ## no MP table
  85 ##
  86 default HAVE_MP_TABLE=0
  87
  88 ##
  89 ## Build code to reset the motherboard from coreboot
  90 ##
  91 default HAVE_HARD_RESET=0
  92
  93 ##
  94 ## Build code to export a programmable irq routing table
  95 ##
  96 default HAVE_PIRQ_TABLE=1
  97 default IRQ_SLOT_COUNT=7
  98 #object irq_tables.o
  99
 100 ##
 101 ## Build code to export a CMOS option table
 102 ##
 103 default HAVE_OPTION_TABLE=1
 104
 105 ###
 106 ### coreboot layout values
 107 ###
 108
 109 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 110 default ROM_IMAGE_SIZE = 65536
 111 default FALLBACK_SIZE = 131072
 112
 113 ##
 114 ## Use a small 8K stack
 115 ##
 116 default STACK_SIZE=0x2000
 117
 118 ##
 119 ## Use a small 16K heap
 120 ##
 121 default HEAP_SIZE=0x4000
 122
 123 ##
 124 ## Only use the option table in a normal image
 125 ##
 126 #default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 127 default USE_OPTION_TABLE = 0
 128
 129 default _RAMBASE = 0x00004000
 130
 131 default CONFIG_ROM_PAYLOAD     = 1
 132
 133 ##
 134 ## The default compiler
 135 ##
 136 default CC="$(CROSS_COMPILE)gcc -m32"
 137 default HOSTCC="gcc"
 138
 139 #
 140 # ROMFS
 141 #
 142 #
 143 default CONFIG_ROMFS=0
 144 end