src/mainboard/technologic/ts5300/Config.lb

   1 default CONFIG_ROM_SIZE = 128 * 1024
   2 default CONFIG_FALLBACK_SIZE = 0x10000
   3
   4 ## CONFIG_XIP_ROM_SIZE must be a power of 2.
   5 default CONFIG_XIP_ROM_SIZE = 32 * 1024
   6 include /config/nofailovercalculation.lb
   7
   8 ##
   9 ## Set all of the defaults for an x86 architecture
  10 ##
  11
  12 arch i386 end
  13
  14 ##
  15 ## Build the objects we have code for in this directory.
  16 ##
  17
  18 driver mainboard.o
  19 if CONFIG_HAVE_PIRQ_TABLE object irq_tables.o end
  20 # object reset.o
  21
  22 ##
  23 ## Romcc output
  24 ##
  25 makerule ./failover.E
  26         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  27         action "../romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  28 end
  29
  30 makerule ./failover.inc
  31         depends "$(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c ../romcc"
  32         action "../romcc    -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/../../../arch/i386/lib/failover.c -o $@"
  33 end
  34
  35 makerule ./auto.E
  36         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  37         action  "../romcc -E -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  38 end
  39 makerule ./auto.inc
  40         depends "$(CONFIG_MAINBOARD)/auto.c option_table.h ../romcc"
  41         action  "../romcc    -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(CONFIG_MAINBOARD)/auto.c -o $@"
  42 end
  43
  44 ##
  45 ## Build our 16 bit and 32 bit coreboot entry code
  46 ##
  47 mainboardinit cpu/x86/16bit/entry16.inc
  48 mainboardinit cpu/x86/32bit/entry32.inc
  49 ldscript /cpu/x86/16bit/entry16.lds
  50 ldscript /cpu/x86/32bit/entry32.lds
  51
  52 ##
  53 ## Build our reset vector (This is where coreboot is entered)
  54 ##
  55 if CONFIG_USE_FALLBACK_IMAGE
  56         mainboardinit cpu/x86/16bit/reset16.inc
  57         ldscript /cpu/x86/16bit/reset16.lds
  58 else
  59         mainboardinit cpu/x86/32bit/reset32.inc
  60         ldscript /cpu/x86/32bit/reset32.lds
  61 end
  62
  63 ### Should this be in the northbridge code?
  64 mainboardinit arch/i386/lib/cpu_reset.inc
  65
  66 ##
  67 ## Include an id string (For safe flashing)
  68 ##
  69 mainboardinit arch/i386/lib/id.inc
  70 ldscript /arch/i386/lib/id.lds
  71
  72 ###
  73 ### This is the early phase of coreboot startup
  74 ### Things are delicate and we test to see if we should
  75 ### failover to another image.
  76 ###
  77 if CONFIG_USE_FALLBACK_IMAGE
  78         ldscript /arch/i386/lib/failover.lds
  79         mainboardinit ./failover.inc
  80 end
  81
  82
  83 # VGA console
  84 #if CONFIG_CONSOLE_VGA
  85 #       default CONFIG_PCI_ROM_RUN=1
  86 #end
  87 ###
  88 ### O.k. We aren't just an intermediary anymore!
  89 ###
  90
  91 ##
  92 ## Setup RAM
  93 ##
  94 mainboardinit cpu/x86/fpu/enable_fpu.inc
  95 mainboardinit ./auto.inc
  96
  97 ##
  98 ## Include the secondary Configuration files
  99 ##
 100 dir /pc80
 101 dir /devices
 102 config chip.h
 103
 104 chip cpu/amd/sc520
 105         device pci_domain 0 on
 106                 device pci 0.0 on end
 107
 108 #               chip drivers/pci/onboard
 109 #                       device pci 12.0 on end # enet
 110 #               end
 111 #               chip drivers/pci/onboard
 112 #                       device pci 14.0 on end # 69000
 113 #                       register "rom_address" = "0x2000000"
 114 #               end
 115 #               register "com1" = "{1}"
 116 #               register "com1" = "{1, 0, 0x3f8, 4}"
 117         end
 118
 119 end