src/mainboard/supermicro/h8dmr/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2007 AMD
   5 ## Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6 ##
   7 ## This program is free software; you can redistribute it and/or modify
   8 ## it under the terms of the GNU General Public License as published by
   9 ## the Free Software Foundation; either version 2 of the License, or
  10 ## (at your option) any later version.
  11 ##
  12 ## This program is distributed in the hope that it will be useful,
  13 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  14 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15 ## GNU General Public License for more details.
  16 ##
  17 ## You should have received a copy of the GNU General Public License
  18 ## along with this program; if not, write to the Free Software
  19 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20 ##
  21
  22 uses CONFIG_GENERATE_MP_TABLE
  23 uses CONFIG_GENERATE_PIRQ_TABLE
  24 uses CONFIG_GENERATE_ACPI_TABLES
  25 uses CONFIG_HAVE_ACPI_RESUME
  26 uses CONFIG_ACPI_SSDTX_NUM
  27 uses CONFIG_USE_FALLBACK_IMAGE
  28 uses CONFIG_USE_FAILOVER_IMAGE
  29 uses CONFIG_HAVE_FALLBACK_BOOT
  30 uses CONFIG_HAVE_FAILOVER_BOOT
  31 uses CONFIG_HAVE_HARD_RESET
  32 uses CONFIG_IRQ_SLOT_COUNT
  33 uses CONFIG_HAVE_OPTION_TABLE
  34 uses CONFIG_MAX_CPUS
  35 uses CONFIG_MAX_PHYSICAL_CPUS
  36 uses CONFIG_LOGICAL_CPUS
  37 uses CONFIG_IOAPIC
  38 uses CONFIG_SMP
  39 uses CONFIG_FALLBACK_SIZE
  40 uses CONFIG_FAILOVER_SIZE
  41 uses CONFIG_ROM_SIZE
  42 uses CONFIG_ROM_SECTION_SIZE
  43 uses CONFIG_ROM_IMAGE_SIZE
  44 uses CONFIG_ROM_SECTION_SIZE
  45 uses CONFIG_ROM_SECTION_OFFSET
  46 uses CONFIG_ROM_PAYLOAD
  47 uses CONFIG_COMPRESSED_PAYLOAD_NRV2B
  48 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  49 uses CONFIG_PRECOMPRESSED_PAYLOAD
  50 uses CONFIG_ROMBASE
  51 uses CONFIG_XIP_ROM_SIZE
  52 uses CONFIG_XIP_ROM_BASE
  53 uses CONFIG_STACK_SIZE
  54 uses CONFIG_HEAP_SIZE
  55 uses CONFIG_USE_OPTION_TABLE
  56 uses CONFIG_LB_CKS_RANGE_START
  57 uses CONFIG_LB_CKS_RANGE_END
  58 uses CONFIG_LB_CKS_LOC
  59 uses CONFIG_MAINBOARD_PART_NUMBER
  60 uses CONFIG_MAINBOARD_VENDOR
  61 uses CONFIG_MAINBOARD
  62 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  63 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  64 uses COREBOOT_EXTRA_VERSION
  65 uses CONFIG_RAMBASE
  66 uses CONFIG_TTYS0_BAUD
  67 uses CONFIG_TTYS0_BASE
  68 uses CONFIG_TTYS0_LCS
  69 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  70 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  71 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  72 uses CONFIG_CONSOLE_SERIAL8250
  73 uses CONFIG_HAVE_INIT_TIMER
  74 uses CONFIG_GDB_STUB
  75 uses CONFIG_GDB_STUB
  76 uses CONFIG_CROSS_COMPILE
  77 uses CC
  78 uses HOSTCC
  79 uses CONFIG_OBJCOPY
  80 uses CONFIG_CONSOLE_VGA
  81 uses CONFIG_PCI_ROM_RUN
  82 uses CONFIG_HW_MEM_HOLE_SIZEK
  83 uses CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC
  84 uses CONFIG_K8_HT_FREQ_1G_SUPPORT
  85
  86 uses CONFIG_HT_CHAIN_UNITID_BASE
  87 uses CONFIG_HT_CHAIN_END_UNITID_BASE
  88 uses CONFIG_SB_HT_CHAIN_ON_BUS0
  89 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
  90
  91 uses CONFIG_USE_DCACHE_RAM
  92 uses CONFIG_DCACHE_RAM_BASE
  93 uses CONFIG_DCACHE_RAM_SIZE
  94 uses CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE
  95 uses CONFIG_USE_INIT
  96
  97 uses CONFIG_SERIAL_CPU_INIT
  98
  99 uses CONFIG_ENABLE_APIC_EXT_ID
 100 uses CONFIG_APIC_ID_OFFSET
 101 uses CONFIG_LIFT_BSP_APIC_ID
 102
 103 uses CONFIG_PCI_64BIT_PREF_MEM
 104
 105 uses CONFIG_RAMTOP
 106
 107 uses CONFIG_AP_CODE_IN_CAR
 108
 109 uses CONFIG_MEM_TRAIN_SEQ
 110
 111 uses CONFIG_WAIT_BEFORE_CPUS_INIT
 112
 113 uses CONFIG_USE_PRINTK_IN_CAR
 114
 115 ###
 116 ### Build options
 117 ###
 118
 119 ##
 120 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
 121 ##
 122 #default CONFIG_ROM_SIZE=524288
 123 default CONFIG_ROM_SIZE=0x100000
 124
 125 ##
 126 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the ROM part of the fallback image will use
 127 ##
 128 default CONFIG_FALLBACK_SIZE=CONFIG_ROM_IMAGE_SIZE
 129 #FAILOVER: 4K
 130 default CONFIG_FAILOVER_SIZE=0x01000
 131
 132 #more 1M for pgtbl
 133 default CONFIG_RAMTOP=2048*1024
 134
 135 ##
 136 ## Build code for the fallback boot
 137 ##
 138 default CONFIG_HAVE_FALLBACK_BOOT=1
 139 default CONFIG_HAVE_FAILOVER_BOOT=1
 140
 141 ##
 142 ## Build code to reset the motherboard from coreboot
 143 ##
 144 default CONFIG_HAVE_HARD_RESET=1
 145
 146 ##
 147 ## Build code to export a programmable irq routing table
 148 ##
 149 default CONFIG_GENERATE_PIRQ_TABLE=1
 150 default CONFIG_IRQ_SLOT_COUNT=11
 151
 152 ##
 153 ## Build code to export an x86 MP table
 154 ## Useful for specifying IRQ routing values
 155 ##
 156 default CONFIG_GENERATE_MP_TABLE=1
 157
 158 ## ACPI tables will be included
 159 default CONFIG_GENERATE_ACPI_TABLES=0
 160
 161 ##
 162 ## Build code to export a CMOS option table
 163 ##
 164 default CONFIG_HAVE_OPTION_TABLE=1
 165
 166 ##
 167 ## Move the default coreboot cmos range off of AMD RTC registers
 168 ##
 169 default CONFIG_LB_CKS_RANGE_START=49
 170 default CONFIG_LB_CKS_RANGE_END=122
 171 default CONFIG_LB_CKS_LOC=123
 172
 173 ##
 174 ## Build code for SMP support
 175 ## Only worry about 2 micro processors
 176 ##
 177 default CONFIG_SMP=1
 178 default CONFIG_MAX_CPUS=4
 179 default CONFIG_MAX_PHYSICAL_CPUS=2
 180 default CONFIG_LOGICAL_CPUS=1
 181
 182 default CONFIG_SERIAL_CPU_INIT=0
 183
 184 default CONFIG_ENABLE_APIC_EXT_ID=0
 185 default CONFIG_APIC_ID_OFFSET=0x10
 186 default CONFIG_LIFT_BSP_APIC_ID=1
 187
 188 #memory hole size, 0 mean disable, others will enable the hole, at that case if it is small than mmio_basek, it will use mmio_basek instead.
 189 #2G
 190 #default CONFIG_HW_MEM_HOLE_SIZEK=0x200000
 191 #1G
 192 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 193 #512M
 194 #default CONFIG_HW_MEM_HOLE_SIZEK=0x80000
 195
 196 #make auto increase hole size to avoid hole_startk equal to basek so as to make some kernel happy
 197 #default CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC=1
 198
 199 #Opteron K8 1G HT Support
 200 default CONFIG_K8_HT_FREQ_1G_SUPPORT=1
 201
 202 #VGA Console
 203 default CONFIG_CONSOLE_VGA=1
 204 default CONFIG_PCI_ROM_RUN=1
 205
 206 #HT Unit ID offset, default is 1, the typical one, 0 mean only one HT device
 207 default CONFIG_HT_CHAIN_UNITID_BASE=0
 208
 209 #real SB Unit ID, default is 0x20, mean dont touch it at last
 210 #default CONFIG_HT_CHAIN_END_UNITID_BASE=0x6
 211
 212 #make the SB HT chain on bus 0, default is not (0)
 213 default CONFIG_SB_HT_CHAIN_ON_BUS0=2
 214
 215 #only offset for SB chain?, default is yes(1)
 216 default CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 217
 218 #allow capable device use that above 4G
 219 #default CONFIG_PCI_64BIT_PREF_MEM=1
 220
 221 ##
 222 ## enable CACHE_AS_RAM specifics
 223 ##
 224 default CONFIG_USE_DCACHE_RAM=1
 225 default CONFIG_DCACHE_RAM_BASE=0xc8000
 226 default CONFIG_DCACHE_RAM_SIZE=0x08000
 227 default CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x01000
 228 default CONFIG_USE_INIT=0
 229
 230 default CONFIG_AP_CODE_IN_CAR=0
 231 default CONFIG_MEM_TRAIN_SEQ=1
 232 default CONFIG_WAIT_BEFORE_CPUS_INIT=1
 233
 234 ##
 235 ## Build code to setup a generic IOAPIC
 236 ##
 237 default CONFIG_IOAPIC=1
 238
 239 ##
 240 ## Clean up the motherboard id strings
 241 ##
 242 default CONFIG_MAINBOARD_PART_NUMBER="h8dmr"
 243 default CONFIG_MAINBOARD_VENDOR="Supermicro"
 244 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x15d9
 245 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x1511
 246
 247 ###
 248 ### coreboot layout values
 249 ###
 250
 251 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 252 default CONFIG_ROM_IMAGE_SIZE = 0xf000
 253
 254
 255 ##
 256 ## Use a small 8K stack
 257 ##
 258 default CONFIG_STACK_SIZE=0x2000
 259
 260 ##
 261 ## Use a small 32K heap
 262 ##
 263 default CONFIG_HEAP_SIZE=0x8000
 264
 265 ##
 266 ## Only use the option table in a normal image
 267 ##
 268 default CONFIG_USE_OPTION_TABLE = (!CONFIG_USE_FALLBACK_IMAGE) && (!CONFIG_USE_FAILOVER_IMAGE )
 269
 270 ##
 271 ## Coreboot C code runs at this location in RAM
 272 ##
 273 default CONFIG_RAMBASE=0x00100000
 274
 275 ##
 276 ## Load the payload from the ROM
 277 ##
 278 default CONFIG_ROM_PAYLOAD = 1
 279
 280 #default CONFIG_COMPRESSED_PAYLOAD = 1
 281
 282 ###
 283 ### Defaults of options that you may want to override in the target config file
 284 ###
 285
 286 ##
 287 ## The default compiler
 288 ##
 289 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 290 default HOSTCC="gcc"
 291
 292 ##
 293 ## Disable the gdb stub by default
 294 ##
 295 default CONFIG_GDB_STUB=0
 296
 297 ##
 298 ## The Serial Console
 299 ##
 300 default CONFIG_USE_PRINTK_IN_CAR=1
 301
 302 # To Enable the Serial Console
 303 default CONFIG_CONSOLE_SERIAL8250=1
 304
 305 ## Select the serial console baud rate
 306 default CONFIG_TTYS0_BAUD=115200
 307 #default CONFIG_TTYS0_BAUD=57600
 308 #default CONFIG_TTYS0_BAUD=38400
 309 #default CONFIG_TTYS0_BAUD=19200
 310 #default CONFIG_TTYS0_BAUD=9600
 311 #default CONFIG_TTYS0_BAUD=4800
 312 #default CONFIG_TTYS0_BAUD=2400
 313 #default CONFIG_TTYS0_BAUD=1200
 314
 315 # Select the serial console base port
 316 default CONFIG_TTYS0_BASE=0x3f8
 317
 318 # Select the serial protocol
 319 # This defaults to 8 data bits, 1 stop bit, and no parity
 320 default CONFIG_TTYS0_LCS=0x3
 321
 322 ##
 323 ### Select the coreboot loglevel
 324 ##
 325 ## EMERG      1   system is unusable
 326 ## ALERT      2   action must be taken immediately
 327 ## CRIT       3   critical conditions
 328 ## ERR        4   error conditions
 329 ## WARNING    5   warning conditions
 330 ## NOTICE     6   normal but significant condition
 331 ## INFO       7   informational
 332 ## DEBUG      8   debug-level messages
 333 ## SPEW       9   Way too many details
 334
 335 ## Request this level of debugging output
 336 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 337 ## At a maximum only compile in this level of debugging
 338 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 339
 340 ##
 341 ## Select power on after power fail setting
 342 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 343
 344 default CONFIG_USE_FAILOVER_IMAGE=0
 345 default CONFIG_USE_FALLBACK_IMAGE=0
 346 default CONFIG_XIP_ROM_SIZE=CONFIG_FAILOVER_SIZE
 347
 348 ### End Options.lb
 349 end