src/mainboard/msi/ms9185/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2006 AMD
   5 ## Written by Yinghai Lu <yinghailu@gmail.com> for AMD.
   6 ##
   7 ## Copyright (C) 2006 MSI
   8 ## Written by bxshi <bingxunshi@gmail.com> for MSI.
   9 ##
  10 ## This program is free software; you can redistribute it and/or modify
  11 ## it under the terms of the GNU General Public License as published by
  12 ## the Free Software Foundation; either version 2 of the License, or
  13 ## (at your option) any later version.
  14 ##
  15 ## This program is distributed in the hope that it will be useful,
  16 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  17 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  18 ## GNU General Public License for more details.
  19 ##
  20 ## You should have received a copy of the GNU General Public License
  21 ## along with this program; if not, write to the Free Software
  22 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  23 ##
  24
  25 uses HAVE_MP_TABLE
  26 uses CONFIG_ROMFS
  27 uses HAVE_PIRQ_TABLE
  28 uses HAVE_ACPI_TABLES
  29 uses ACPI_SSDTX_NUM
  30 uses USE_FALLBACK_IMAGE
  31 uses HAVE_FALLBACK_BOOT
  32 uses HAVE_HARD_RESET
  33 uses IRQ_SLOT_COUNT
  34 uses HAVE_OPTION_TABLE
  35 uses CONFIG_MAX_CPUS
  36 uses CONFIG_MAX_PHYSICAL_CPUS
  37 uses CONFIG_LOGICAL_CPUS
  38 uses CONFIG_IOAPIC
  39 uses CONFIG_SMP
  40 uses FALLBACK_SIZE
  41 uses ROM_SIZE
  42 uses ROM_SECTION_SIZE
  43 uses ROM_IMAGE_SIZE
  44 uses ROM_SECTION_SIZE
  45 uses ROM_SECTION_OFFSET
  46 uses CONFIG_ROM_PAYLOAD
  47 uses CONFIG_ROM_PAYLOAD_START
  48 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  49 uses CONFIG_PRECOMPRESSED_PAYLOAD
  50 uses PAYLOAD_SIZE
  51 uses _ROMBASE
  52 uses XIP_ROM_SIZE
  53 uses XIP_ROM_BASE
  54 uses STACK_SIZE
  55 uses HEAP_SIZE
  56 uses USE_OPTION_TABLE
  57 uses LB_CKS_RANGE_START
  58 uses LB_CKS_RANGE_END
  59 uses LB_CKS_LOC
  60 uses MAINBOARD_PART_NUMBER
  61 uses MAINBOARD_VENDOR
  62 uses MAINBOARD
  63 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  64 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  65 uses COREBOOT_EXTRA_VERSION
  66 uses _RAMBASE
  67 uses TTYS0_BAUD
  68 uses TTYS0_BASE
  69 uses TTYS0_LCS
  70 uses DEFAULT_CONSOLE_LOGLEVEL
  71 uses MAXIMUM_CONSOLE_LOGLEVEL
  72 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  73 uses CONFIG_CONSOLE_SERIAL8250
  74 uses HAVE_INIT_TIMER
  75 uses CONFIG_GDB_STUB
  76 uses CONFIG_GDB_STUB
  77 uses CROSS_COMPILE
  78 uses CC
  79 uses HOSTCC
  80 uses OBJCOPY
  81 uses CONFIG_CONSOLE_VGA
  82 uses CONFIG_PCI_ROM_RUN
  83 uses HW_MEM_HOLE_SIZEK
  84 uses HW_MEM_HOLE_SIZE_AUTO_INC
  85 uses K8_HT_FREQ_1G_SUPPORT
  86
  87 uses HT_CHAIN_UNITID_BASE
  88 uses HT_CHAIN_END_UNITID_BASE
  89 uses SB_HT_CHAIN_ON_BUS0
  90 uses SB_HT_CHAIN_UNITID_OFFSET_ONLY
  91
  92 uses USE_DCACHE_RAM
  93 uses DCACHE_RAM_BASE
  94 uses DCACHE_RAM_SIZE
  95 uses DCACHE_RAM_GLOBAL_VAR_SIZE
  96 uses CONFIG_USE_INIT
  97
  98 uses SERIAL_CPU_INIT
  99
 100 uses ENABLE_APIC_EXT_ID
 101 uses APIC_ID_OFFSET
 102 uses LIFT_BSP_APIC_ID
 103
 104 uses CONFIG_PCI_64BIT_PREF_MEM
 105
 106 uses CONFIG_LB_MEM_TOPK
 107 uses CONFIG_USE_PRINTK_IN_CAR
 108
 109 ###
 110 ### Build options
 111 ###
 112
 113 ##
 114 ## ROM_SIZE is the size of boot ROM that this board will use.
 115 ##
 116 default ROM_SIZE=524288
 117
 118 ##
 119 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
 120 ##
 121 #default FALLBACK_SIZE=131072
 122 #256K
 123 default FALLBACK_SIZE=0x40000
 124
 125 #more 1M for pgtbl
 126 default CONFIG_LB_MEM_TOPK=2048
 127
 128 ##
 129 ## Build code for the fallback boot
 130 ##
 131 default HAVE_FALLBACK_BOOT=1
 132
 133 ##
 134 ## Build code to reset the motherboard from coreboot
 135 ##
 136 default HAVE_HARD_RESET=1
 137
 138 ##
 139 ## Build code to export a programmable irq routing table
 140 ##
 141 default HAVE_PIRQ_TABLE=1
 142 default IRQ_SLOT_COUNT=11
 143
 144 ##
 145 ## Build code to export an x86 MP table
 146 ## Useful for specifying IRQ routing values
 147 ##
 148 default HAVE_MP_TABLE=1
 149
 150 ## ACPI tables will be included
 151 #default HAVE_ACPI_TABLES=1
 152 ## extra SSDT num
 153 #default ACPI_SSDTX_NUM=1
 154
 155 ##
 156 ## Build code to export a CMOS option table
 157 ##
 158 default HAVE_OPTION_TABLE=1
 159
 160 ##
 161 ## Move the default coreboot cmos range off of AMD RTC registers
 162 ##
 163 default LB_CKS_RANGE_START=49
 164 default LB_CKS_RANGE_END=122
 165 default LB_CKS_LOC=123
 166
 167 ##
 168 ## Build code for SMP support
 169 ## Only worry about 2 micro processors
 170 ##
 171 default CONFIG_SMP=1
 172 default CONFIG_MAX_CPUS=4
 173 default CONFIG_MAX_PHYSICAL_CPUS=2
 174 default CONFIG_LOGICAL_CPUS=1
 175
 176 default SERIAL_CPU_INIT=0
 177
 178 default ENABLE_APIC_EXT_ID=0
 179 default APIC_ID_OFFSET=0x8
 180 default LIFT_BSP_APIC_ID=1
 181
 182 #memory hole size, 0 mean disable, others will enable the hole, at that case if it is small than mmio_basek, it will use mmio_basek instead.
 183 #2G
 184 #default HW_MEM_HOLE_SIZEK=0x200000
 185 #1G
 186 default HW_MEM_HOLE_SIZEK=0x100000
 187 #512M
 188 #default HW_MEM_HOLE_SIZEK=0x80000
 189
 190 #make auto increase hole size to avoid hole_startk equal to basek so as to make some kernel happy
 191 #default HW_MEM_HOLE_SIZE_AUTO_INC=1
 192
 193 #Opteron K8 1G HT Support
 194 default K8_HT_FREQ_1G_SUPPORT=1
 195
 196 #VGA Console
 197 default CONFIG_CONSOLE_VGA=1
 198 default CONFIG_PCI_ROM_RUN=1
 199
 200 #HT Unit ID offset, default is 1, the typical one
 201 default HT_CHAIN_UNITID_BASE=0x06
 202
 203 #real SB Unit ID, default is 0x20, mean dont touch it at last
 204 default HT_CHAIN_END_UNITID_BASE=0x01
 205
 206 #make the SB HT chain on bus 0, default is not (0)
 207 default SB_HT_CHAIN_ON_BUS0=2
 208
 209 #only offset for SB chain?, default is yes(1)
 210 #default SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 211
 212 #allow capable device use that above 4G
 213 #default CONFIG_PCI_64BIT_PREF_MEM=1
 214
 215 ##
 216 ## enable CACHE_AS_RAM specifics
 217 ##
 218 default USE_DCACHE_RAM=1
 219 default DCACHE_RAM_BASE=0xcc000
 220 default DCACHE_RAM_SIZE=0x04000
 221 default DCACHE_RAM_GLOBAL_VAR_SIZE=0x01000
 222 default CONFIG_USE_INIT=0\r
 223
 224 ##
 225 ## Build code to setup a generic IOAPIC
 226 ##
 227 default CONFIG_IOAPIC=1
 228
 229 ##
 230 ## Clean up the motherboard id strings
 231 ##
 232 default MAINBOARD_PART_NUMBER="MS9185"
 233 default MAINBOARD_VENDOR="MSI"
 234 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x1022
 235 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2b80
 236
 237 ###
 238 ### coreboot layout values
 239 ###
 240
 241 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 242 default ROM_IMAGE_SIZE = 65536
 243
 244 ##
 245 ## Use a small 8K stack
 246 ##
 247 default STACK_SIZE=0x2000
 248
 249 ##
 250 ## Use a small 32K heap
 251 ##
 252 default HEAP_SIZE=0x8000
 253
 254 ##
 255 ## Only use the option table in a normal image
 256 ##
 257 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 258
 259 ##
 260 ## Coreboot C code runs at this location in RAM
 261 ##
 262 default _RAMBASE=0x00100000
 263
 264 ##
 265 ## Load the payload from the ROM
 266 ##
 267 default CONFIG_ROM_PAYLOAD = 1
 268
 269 ###
 270 ### Defaults of options that you may want to override in the target config file
 271 ###
 272
 273 ##
 274 ## The default compiler
 275 ##
 276 default CC="$(CROSS_COMPILE)gcc -m32"
 277 default HOSTCC="gcc"
 278
 279 ##
 280 ## Disable the gdb stub by default
 281 ##
 282 default CONFIG_GDB_STUB=0
 283
 284 ##
 285 ## The Serial Console
 286 ##
 287 default CONFIG_USE_PRINTK_IN_CAR=1
 288
 289 # To Enable the Serial Console
 290 default CONFIG_CONSOLE_SERIAL8250=1
 291
 292 ## Select the serial console baud rate
 293 default TTYS0_BAUD=115200
 294 #default TTYS0_BAUD=57600
 295 #default TTYS0_BAUD=38400
 296 #default TTYS0_BAUD=19200
 297 #default TTYS0_BAUD=9600
 298 #default TTYS0_BAUD=4800
 299 #default TTYS0_BAUD=2400
 300 #default TTYS0_BAUD=1200
 301
 302 # Select the serial console base port
 303 default TTYS0_BASE=0x3f8
 304
 305 # Select the serial protocol
 306 # This defaults to 8 data bits, 1 stop bit, and no parity
 307 default TTYS0_LCS=0x3
 308
 309 ##
 310 ### Select the coreboot loglevel
 311 ##
 312 ## EMERG      1   system is unusable
 313 ## ALERT      2   action must be taken immediately
 314 ## CRIT       3   critical conditions
 315 ## ERR        4   error conditions
 316 ## WARNING    5   warning conditions
 317 ## NOTICE     6   normal but significant condition
 318 ## INFO       7   informational
 319 ## DEBUG      8   debug-level messages
 320 ## SPEW       9   Way too many details
 321
 322 ## Request this level of debugging output
 323 default  DEFAULT_CONSOLE_LOGLEVEL=8
 324 ## At a maximum only compile in this level of debugging
 325 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 326
 327 ##
 328 ## Select power on after power fail setting
 329 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 330
 331 ### End Options.lb
 332 #
 333 # ROMFS
 334 #
 335 #
 336 default CONFIG_ROMFS=0
 337 end