src/mainboard/msi/ms7135/Options.lb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2007 Philipp Degler <pdegler@rumms.uni-mannheim.de>
   5 ## (Thanks to LSRA University of Mannheim for their support)
   6 ## Copyright (C) 2008 Jonathan A. Kollasch <jakllsch@kollasch.net>
   7 ##
   8 ## This program is free software; you can redistribute it and/or modify
   9 ## it under the terms of the GNU General Public License as published by
  10 ## the Free Software Foundation; either version 2 of the License, or
  11 ## (at your option) any later version.
  12 ##
  13 ## This program is distributed in the hope that it will be useful,
  14 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  15 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16 ## GNU General Public License for more details.
  17 ##
  18 ## You should have received a copy of the GNU General Public License
  19 ## along with this program; if not, write to the Free Software
  20 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  21 ##
  22
  23 uses CONFIG_HAVE_MP_TABLE
  24 uses CONFIG_CBFS
  25 uses CONFIG_HAVE_PIRQ_TABLE
  26 uses CONFIG_USE_FALLBACK_IMAGE
  27 uses CONFIG_USE_FAILOVER_IMAGE
  28 uses CONFIG_HAVE_FALLBACK_BOOT
  29 uses CONFIG_HAVE_FAILOVER_BOOT
  30 uses CONFIG_HAVE_HARD_RESET
  31 uses CONFIG_IRQ_SLOT_COUNT
  32 uses CONFIG_HAVE_OPTION_TABLE
  33 uses CONFIG_MAX_CPUS
  34 uses CONFIG_MAX_PHYSICAL_CPUS
  35 uses CONFIG_LOGICAL_CPUS
  36 uses CONFIG_IOAPIC
  37 uses CONFIG_SMP
  38 uses CONFIG_FALLBACK_SIZE
  39 uses CONFIG_FAILOVER_SIZE
  40 uses CONFIG_ROM_SIZE
  41 uses CONFIG_ROM_SECTION_SIZE
  42 uses CONFIG_ROM_IMAGE_SIZE
  43 uses CONFIG_ROM_SECTION_SIZE
  44 uses CONFIG_ROM_SECTION_OFFSET
  45 uses CONFIG_ROM_PAYLOAD
  46 uses CONFIG_ROM_PAYLOAD_START
  47 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  48 uses CONFIG_PAYLOAD_SIZE
  49 uses CONFIG_ROMBASE
  50 uses CONFIG_XIP_ROM_SIZE
  51 uses CONFIG_XIP_ROM_BASE
  52 uses CONFIG_STACK_SIZE
  53 uses CONFIG_HEAP_SIZE
  54 uses CONFIG_USE_OPTION_TABLE
  55 uses CONFIG_LB_CKS_RANGE_START
  56 uses CONFIG_LB_CKS_RANGE_END
  57 uses CONFIG_LB_CKS_LOC
  58 uses CONFIG_MAINBOARD_PART_NUMBER
  59 uses CONFIG_MAINBOARD_VENDOR
  60 uses CONFIG_MAINBOARD
  61 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  62 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  63 uses COREBOOT_EXTRA_VERSION
  64 uses CONFIG_RAMBASE
  65 uses CONFIG_GDB_STUB
  66 uses CONFIG_CROSS_COMPILE
  67 uses CC
  68 uses CONFIG_HOSTCC
  69 uses CONFIG_OBJCOPY
  70 uses CONFIG_TTYS0_BAUD
  71 uses CONFIG_TTYS0_BASE
  72 uses CONFIG_TTYS0_LCS
  73 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  74 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  75 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  76 uses CONFIG_CONSOLE_SERIAL8250
  77 uses CONFIG_CONSOLE_BTEXT
  78 uses CONFIG_HAVE_INIT_TIMER
  79 uses CONFIG_GDB_STUB
  80 uses CONFIG_CONSOLE_VGA
  81 uses CONFIG_PCI_ROM_RUN
  82 uses CONFIG_HW_MEM_HOLE_SIZEK
  83
  84 uses CONFIG_USE_DCACHE_RAM
  85 uses CONFIG_DCACHE_RAM_BASE
  86 uses CONFIG_DCACHE_RAM_SIZE
  87 uses CONFIG_USE_INIT
  88 uses CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE
  89 uses CONFIG_AP_CODE_IN_CAR
  90 uses CONFIG_USE_PRINTK_IN_CAR
  91 uses CONFIG_MEM_TRAIN_SEQ
  92 uses CONFIG_WAIT_BEFORE_CPUS_INIT
  93
  94 uses CONFIG_ENABLE_APIC_EXT_ID
  95 uses CONFIG_APIC_ID_OFFSET
  96 uses CONFIG_LIFT_BSP_APIC_ID
  97
  98 uses CONFIG_PCI_64BIT_PREF_MEM
  99
 100 uses CONFIG_HT_CHAIN_UNITID_BASE
 101 uses CONFIG_HT_CHAIN_END_UNITID_BASE
 102 uses CONFIG_SB_HT_CHAIN_ON_BUS0
 103 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
 104
 105 uses CONFIG_LB_MEM_TOPK
 106
 107
 108 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
 109 ## ---> 512 Kbytes
 110 default CONFIG_ROM_SIZE=(512*1024)
 111
 112 ##
 113 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
 114 ##
 115 default CONFIG_FALLBACK_SIZE=(252*1024)
 116
 117 #FAILOVER: 4K
 118 default CONFIG_FAILOVER_SIZE=(4*1024)
 119
 120 ###
 121 ### Build options
 122 ###
 123
 124 ##
 125 ## Build code for the fallback boot
 126 ##
 127 default CONFIG_HAVE_FALLBACK_BOOT=1
 128 default CONFIG_HAVE_FAILOVER_BOOT=1
 129
 130 ##
 131 ## Build code to reset the motherboard from coreboot
 132 ##
 133 default CONFIG_HAVE_HARD_RESET=1
 134
 135 ##
 136 ## Build code to export a programmable irq routing table
 137 ##
 138 default CONFIG_HAVE_PIRQ_TABLE=1
 139 default CONFIG_IRQ_SLOT_COUNT=13
 140
 141 ##
 142 ## Build code to export an x86 MP table
 143 ## Useful for specifying IRQ routing values
 144 ##
 145 default CONFIG_HAVE_MP_TABLE=1
 146
 147 ##
 148 ## Build code to export a CMOS option table
 149 ##
 150 default CONFIG_HAVE_OPTION_TABLE=1
 151
 152 ##
 153 ## Move the default coreboot cmos range off of AMD RTC registers
 154 ##
 155 default CONFIG_LB_CKS_RANGE_START=49
 156 default CONFIG_LB_CKS_RANGE_END=122
 157 default CONFIG_LB_CKS_LOC=123
 158
 159 ##
 160 ## Build code for SMP support
 161 ## Only worry about 2 micro processors
 162 ##
 163 default CONFIG_SMP=1
 164 default CONFIG_MAX_CPUS=2
 165 default CONFIG_MAX_PHYSICAL_CPUS=1
 166 default CONFIG_LOGICAL_CPUS=1
 167
 168 #1G memory hole
 169 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 170
 171 ##HT Unit ID offset, default is 1, the typical one
 172 default CONFIG_HT_CHAIN_UNITID_BASE=0
 173
 174 ##real SB Unit ID, default is 0x20, mean dont touch it at last
 175 #default CONFIG_HT_CHAIN_END_UNITID_BASE=0x10
 176
 177 #make the SB HT chain on bus 0, default is not (0)
 178 default CONFIG_SB_HT_CHAIN_ON_BUS0=2
 179
 180 ##only offset for SB chain?, default is yes(1)
 181 default CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 182
 183 #BTEXT Console
 184 #default CONFIG_CONSOLE_BTEXT=1
 185
 186 #VGA Console
 187 default CONFIG_CONSOLE_VGA=1
 188 default CONFIG_PCI_ROM_RUN=1
 189
 190 ##
 191 ## enable CACHE_AS_RAM specifics
 192 ##
 193 default CONFIG_USE_DCACHE_RAM=1
 194 #default CONFIG_DCACHE_RAM_BASE=0xcf000
 195 #default CONFIG_DCACHE_RAM_SIZE=0x1000
 196 default CONFIG_DCACHE_RAM_BASE=0xc8000
 197 default CONFIG_DCACHE_RAM_SIZE=0x08000
 198 default CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x01000
 199 default CONFIG_USE_INIT=0
 200
 201 default CONFIG_AP_CODE_IN_CAR=0
 202 default CONFIG_MEM_TRAIN_SEQ=2
 203 default CONFIG_WAIT_BEFORE_CPUS_INIT=0
 204
 205 ## APIC stuff
 206 #default CONFIG_ENABLE_APIC_EXT_ID=0
 207 #default CONFIG_APIC_ID_OFFSET=0x10
 208 #default CONFIG_LIFT_BSP_APIC_ID=0
 209
 210
 211 #default CONFIG_PCI_64BIT_PREF_MEM=1
 212
 213 ##
 214 ## Build code to setup a generic IOAPIC
 215 ##
 216 default CONFIG_IOAPIC=1
 217
 218 ##
 219 ## Clean up the motherboard id strings
 220 ##
 221 default CONFIG_MAINBOARD_PART_NUMBER="K8N Neo3 (MS-7135)"
 222 default CONFIG_MAINBOARD_VENDOR="MSI"
 223 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x1462
 224 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x7135
 225
 226 ###
 227 ### coreboot layout values
 228 ###
 229
 230 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 231 default CONFIG_ROM_IMAGE_SIZE = (64*1024)
 232 #65536
 233
 234 ##
 235 ## Use a small 8K stack
 236 ##
 237 default CONFIG_STACK_SIZE=0x2000
 238
 239 ##
 240 ## Use a small 16K heap
 241 ##
 242 default CONFIG_HEAP_SIZE=0x4000
 243
 244 ##
 245 ## Only use the option table in a normal image
 246 ##
 247 #efault CONFIG_USE_OPTION_TABLE = !CONFIG_USE_FALLBACK_IMAGE
 248 default CONFIG_USE_OPTION_TABLE = (!CONFIG_USE_FALLBACK_IMAGE) && (!CONFIG_USE_FAILOVER_IMAGE )
 249
 250 ##
 251 ## coreboot C code runs at this location in RAM
 252 ##
 253 default CONFIG_RAMBASE=0x00004000
 254
 255 ##
 256 ## Load the payload from the ROM
 257 ##
 258 default CONFIG_ROM_PAYLOAD = 1
 259
 260 ###
 261 ### Defaults of options that you may want to override in the target config file
 262 ###
 263
 264 ##
 265 ## The default compiler
 266 ##
 267 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 268 default CONFIG_HOSTCC="gcc"
 269
 270 ##
 271 ## Disable the gdb stub by default
 272 ##
 273 default CONFIG_GDB_STUB=0
 274
 275 default CONFIG_USE_PRINTK_IN_CAR=1
 276
 277 ##
 278 ## The Serial Console
 279 ##
 280
 281 # To Enable the Serial Console
 282 default CONFIG_CONSOLE_SERIAL8250=1
 283
 284 ## Select the serial console baud rate
 285 default CONFIG_TTYS0_BAUD=115200
 286 #default CONFIG_TTYS0_BAUD=57600
 287 #default CONFIG_TTYS0_BAUD=38400
 288 #default CONFIG_TTYS0_BAUD=19200
 289 #default CONFIG_TTYS0_BAUD=9600
 290 #default CONFIG_TTYS0_BAUD=4800
 291 #default CONFIG_TTYS0_BAUD=2400
 292 #default CONFIG_TTYS0_BAUD=1200
 293
 294 # Select the serial console base port
 295 default CONFIG_TTYS0_BASE=0x3f8
 296
 297 # Select the serial protocol
 298 # This defaults to 8 data bits, 1 stop bit, and no parity
 299 default CONFIG_TTYS0_LCS=0x3
 300
 301 ##
 302 ### Select the coreboot loglevel
 303 ##
 304 ## EMERG      1   system is unusable
 305 ## ALERT      2   action must be taken immediately
 306 ## CRIT       3   critical conditions
 307 ## ERR        4   error conditions
 308 ## WARNING    5   warning conditions
 309 ## NOTICE     6   normal but significant condition
 310 ## INFO       7   informational
 311 ## CONFIG_DEBUG      8   debug-level messages
 312 ## SPEW       9   Way too many details
 313
 314 ## Request this level of debugging output
 315 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 316 ## At a maximum only compile in this level of debugging
 317 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 318
 319 ##
 320 ## Select power on after power fail setting
 321 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 322
 323 ### End Options.lb
 324 #
 325 # CBFS
 326 #
 327 #
 328 default CONFIG_CBFS=0
 329 end