src/mainboard/mitac/6513wu/devicetree.cb

   1 ##
   2 ## This file is part of the coreboot project.
   3 ##
   4 ## Copyright (C) 2009 Michael Gold <mgold@ncf.ca>
   5 ##
   6 ## This program is free software; you can redistribute it and/or modify
   7 ## it under the terms of the GNU General Public License as published by
   8 ## the Free Software Foundation; either version 2 of the License, or
   9 ## (at your option) any later version.
  10 ##
  11 ## This program is distributed in the hope that it will be useful,
  12 ## but WITHOUT ANY WARRANTY; without even the implied warranty of
  13 ## MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14 ## GNU General Public License for more details.
  15 ##
  16 ## You should have received a copy of the GNU General Public License
  17 ## along with this program; if not, write to the Free Software
  18 ## Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19 ##
  20
  21 chip northbridge/intel/i82810           # Northbridge
  22   device apic_cluster 0 on              # APIC cluster
  23     chip cpu/intel/socket_PGA370        # CPU
  24       device apic 0 on end              # APIC
  25     end
  26   end
  27   device pci_domain 0 on                # PCI domain
  28     device pci 0.0 on end               # Graphics Memory Controller Hub (GMCH)
  29     chip drivers/pci/onboard
  30       device pci 1.0 on end
  31       register "rom_address" = "0xfff80000" # 512 KB image
  32     end
  33     chip southbridge/intel/i82801xx     # Southbridge
  34       register "pirqa_routing" = "0x03"
  35       register "pirqb_routing" = "0x05"
  36       register "pirqc_routing" = "0x09"
  37       register "pirqd_routing" = "0x0b"
  38
  39       register "ide0_enable" = "1"
  40       register "ide1_enable" = "1"
  41
  42       device pci 1e.0 on                # PCI bridge
  43         device pci 5.0 on end           # Audio controller (ESS ES1988)
  44       end
  45       device pci 1f.0 on                # ISA bridge
  46         chip superio/smsc/smscsuperio   # Super I/O (SMSC LPC47U332)
  47           device pnp 4e.0 on            # Floppy
  48             io 0x60 = 0x3f0
  49             irq 0x70 = 6
  50             drq 0x74 = 2
  51           end
  52           device pnp 4e.3 on            # Parallel port
  53             io 0x60 = 0x378
  54             irq 0x70 = 7
  55             drq 0x74 = 3
  56           end
  57           device pnp 4e.4 on            # COM1
  58             io 0x60 = 0x3f8
  59             irq 0x70 = 4
  60           end
  61           device pnp 4e.5 on            # MIDI port (MPU-401)
  62             io 0x60 = 0x330
  63             irq 0x70 = 10
  64           end
  65           device pnp 4e.7 on            # PS/2 keyboard / mouse
  66             io 0x60 = 0x60              # XXX: not relocatable
  67             io 0x62 = 0x64              # XXX: not relocatable
  68             irq 0x70 = 1                # PS/2 keyboard interrupt
  69             irq 0x72 = 12               # PS/2 mouse interrupt
  70           end
  71           device pnp 4e.9 on            # Game port
  72             io 0x60 = 0x201
  73           end
  74           device pnp 4e.a on            # Runtime registers
  75             io 0x60 = 0x400
  76           end
  77           device pnp 4e.b off end       # SMBus
  78         end
  79       end
  80       device pci 1f.1 on end            # IDE
  81       device pci 1f.2 on end            # USB
  82       device pci 1f.3 on end            # SMbus
  83       device pci 1f.5 off end           # Audio controller
  84       device pci 1f.6 off end           # Modem
  85     end
  86   end
  87 end