src/mainboard/iei/nova4899r/Config.lb

   1 ##
   2 ## Compute the location and size of where this firmware image
   3 ## (coreboot plus bootloader) will live in the boot rom chip.
   4 ##
   5 if USE_FALLBACK_IMAGE
   6         default ROM_SECTION_SIZE   = FALLBACK_SIZE
   7         default ROM_SECTION_OFFSET = ( ROM_SIZE - FALLBACK_SIZE )
   8 else
   9         default ROM_SECTION_SIZE   = ( ROM_SIZE - FALLBACK_SIZE )
  10         default ROM_SECTION_OFFSET = 0
  11 end
  12
  13 ##
  14 ## Compute the start location and size size of
  15 ## The coreboot bootloader.
  16 ##
  17 default CONFIG_ROM_PAYLOAD_START = (0xffffffff - ROM_SIZE + ROM_SECTION_OFFSET + 1)
  18 default PAYLOAD_SIZE            = ( ROM_SECTION_SIZE - ROM_IMAGE_SIZE )
  19
  20 ##
  21 ## Compute where this copy of coreboot will start in the boot rom
  22 ##
  23 default _ROMBASE      = ( CONFIG_ROM_PAYLOAD_START + PAYLOAD_SIZE )
  24
  25 ##
  26 ## Compute a range of ROM that can cached to speed up coreboot,
  27 ## execution speed.
  28 ##
  29 ## XIP_ROM_SIZE must be a power of 2.
  30 ## XIP_ROM_BASE must be a multiple of XIP_ROM_SIZE
  31 ##
  32 default XIP_ROM_SIZE=65536
  33 default XIP_ROM_BASE = ( _ROMBASE + ROM_IMAGE_SIZE - XIP_ROM_SIZE )
  34
  35 ##
  36 ## Set all of the defaults for an x86 architecture
  37 ##
  38
  39 arch i386 end
  40
  41 ##
  42 ## Build the objects we have code for in this directory.
  43 ##
  44
  45 driver mainboard.o
  46
  47 if HAVE_PIRQ_TABLE object irq_tables.o end
  48 #object reset.o
  49
  50 ##
  51 ## Romcc output
  52 ##
  53 makerule ./failover.E
  54         depends "$(MAINBOARD)/failover.c ./romcc"
  55         action "./romcc -E -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/failover.c -o $@"
  56 end
  57
  58 makerule ./failover.inc
  59         depends "$(MAINBOARD)/failover.c ./romcc"
  60         action "./romcc    -O --label-prefix=failover -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/failover.c -o $@"
  61 end
  62
  63 makerule ./auto.E
  64         depends "$(MAINBOARD)/auto.c option_table.h ./romcc"
  65         action  "./romcc -E -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/auto.c -o $@"
  66 end
  67 makerule ./auto.inc
  68         depends "$(MAINBOARD)/auto.c option_table.h ./romcc"
  69         action  "./romcc    -mcpu=i386 -O -I$(TOP)/src -I. $(CPPFLAGS) $(MAINBOARD)/auto.c -o $@"
  70 end
  71
  72 ##
  73 ## Build our 16 bit and 32 bit coreboot entry code
  74 ##
  75 mainboardinit cpu/x86/16bit/entry16.inc
  76 mainboardinit cpu/x86/32bit/entry32.inc
  77 ldscript /cpu/x86/16bit/entry16.lds
  78 ldscript /cpu/x86/32bit/entry32.lds
  79
  80 ##
  81 ## Build our reset vector (This is where coreboot is entered)
  82 ##
  83 if USE_FALLBACK_IMAGE
  84         mainboardinit cpu/x86/16bit/reset16.inc
  85         ldscript /cpu/x86/16bit/reset16.lds
  86 else
  87         mainboardinit cpu/x86/32bit/reset32.inc
  88         ldscript /cpu/x86/32bit/reset32.lds
  89 end
  90
  91 ### Should this be in the northbridge code?
  92 mainboardinit arch/i386/lib/cpu_reset.inc
  93
  94 ##
  95 ## Include an id string (For safe flashing)
  96 ##
  97 mainboardinit arch/i386/lib/id.inc
  98 ldscript /arch/i386/lib/id.lds
  99
 100 ###
 101 ### This is the early phase of coreboot startup
 102 ### Things are delicate and we test to see if we should
 103 ### failover to another image.
 104 ###
 105 if USE_FALLBACK_IMAGE
 106         ldscript /arch/i386/lib/failover.lds
 107         mainboardinit ./failover.inc
 108 end
 109
 110 ###
 111 ### O.k. We aren't just an intermediary anymore!
 112 ###
 113
 114 ##
 115 ## Setup RAM
 116 ##
 117 mainboardinit cpu/x86/fpu/enable_fpu.inc
 118 mainboardinit cpu/amd/model_gx1/cpu_setup.inc
 119 mainboardinit cpu/amd/model_gx1/gx_setup.inc
 120 mainboardinit ./auto.inc
 121
 122 ##
 123 ## Include the secondary Configuration files
 124 ##
 125 #dir /pc80
 126 #config chip.h
 127
 128 chip northbridge/amd/gx1
 129   device pci_domain 0 on
 130     device pci 0.0 on end
 131       chip southbridge/amd/cs5530
 132         device pci 0a.0 on  end         # ETH0
 133         device pci 0b.0 off end         # ETH1
 134         device pci 0c.0 on  end         # ETH2
 135         device pci 0f.0 on  end         # PCI slot
 136         device pci 12.0 on
 137           chip superio/winbond/w83977tf
 138             device pnp 2e.0 on          # FDC
 139               irq 0x70 = 6
 140             end
 141             device pnp 2e.1 on          # Parallel Port
 142                io 0x60 = 0x378
 143               irq 0x70 = 7
 144             end
 145             device pnp 2e.2 on          # COM1
 146                io 0x60 = 0x3f8
 147               irq 0x70 = 4
 148             end
 149             register "com1" = "{115200}"
 150             device pnp 2e.3 on          # COM2
 151                io 0x60 = 0x2f8
 152               irq 0x70 = 3
 153             end
 154             register "com2" = "{115200}"
 155             device pnp 2e.4 off         # Reserved
 156             end
 157             device pnp 2e.5 on          # Keyboard
 158                io 0x60 = 0x60
 159                io 0x62 = 0x64
 160               irq 0x70 = 0x01           # Int  1 for PS/2 keyboard
 161               irq 0x72 = 0x0c           # Int 12 for PS/2 mouse
 162             end
 163             device pnp 2e.6 on          # IR
 164                io 0x60 = 0x2e8
 165               irq 0x70 = 3
 166             end
 167             device pnp 2e.7 on          # GAME/MIDI/GPIO1
 168                io 0x60 = 0x290
 169             end
 170             device pnp 2e.8 on          # GPIO2
 171                io 0x60 = 0x110
 172             end
 173             device pnp 2e.9 on          # GPIO3
 174                io 0x60 = 0x120
 175             end
 176             device pnp 2e.A on          # Power Management
 177                io 0x60 = 0xe800
 178             end
 179           end
 180         device pci 12.1 on  end         # SMI
 181         device pci 12.2 on  end         # IDE
 182         device pci 12.3 on  end         # Audio
 183         device pci 12.4 on  end         # VGA onboard
 184       end
 185       device pci 13.0 on end            # USB
 186     end
 187   end
 188
 189   chip cpu/amd/model_gx1
 190   end
 191
 192 end
 193