Convert more boards to use mptable_write_buses.
[coreboot.git] / src / mainboard / hp / dl145_g1 / get_bus_conf.c
1 #include <console/console.h>
2 #include <device/pci.h>
3 #include <device/pci_ids.h>
4 #include <string.h>
5 #include <stdint.h>
6 #if CONFIG_LOGICAL_CPUS==1
7 #include <cpu/amd/multicore.h>
8 #endif
9
10 #include <cpu/amd/amdk8_sysconf.h>
11 #include <stdlib.h>
12
13
14 // Global variables for MB layouts and these will be shared by irqtable mptable and acpi_tables
15 //busnum is default
16 unsigned char bus_8131_0 = 1;
17 unsigned char bus_8131_1 = 2;
18 unsigned char bus_8131_2 = 3;
19 unsigned char bus_8111_0 = 1;
20 unsigned char bus_8111_1 = 4;
21 unsigned apicid_8111 ;
22 unsigned apicid_8131_1;
23 unsigned apicid_8131_2;
24
25 unsigned pci1234x[] =
26 {        //Here you only need to set value in pci1234 for HT-IO that could be installed or not
27          //You may need to preset pci1234 for HTIO board, please refer to src/northbridge/amd/amdk8/get_sblk_pci1234.c for detail
28         0x0000ff0,
29 //        0x0000ff0,
30 //        0x0000ff0,
31 //        0x0000ff0,
32 //        0x0000ff0,
33 //        0x0000ff0,
34 //        0x0000ff0,
35 //        0x0000ff0
36 };
37 unsigned hcdnx[] =
38 { //HT Chain device num, actually it is unit id base of every ht device in chain, assume every chain only have 4 ht device at most
39         0x20202020,
40 //      0x20202020,
41 //        0x20202020,
42 //        0x20202020,
43 //        0x20202020,
44 //        0x20202020,
45 //        0x20202020,
46 //        0x20202020,
47 };
48 unsigned sbdn3;
49
50
51
52 static unsigned get_bus_conf_done = 0;
53
54 void get_bus_conf(void)
55 {
56
57         unsigned apicid_base;
58
59         device_t dev;
60         int i;
61
62         if(get_bus_conf_done==1) return; //do it only once
63
64         get_bus_conf_done = 1;
65
66         sysconf.hc_possible_num = ARRAY_SIZE(pci1234x);
67         for(i=0;i<sysconf.hc_possible_num; i++) {
68                 sysconf.pci1234[i] = pci1234x[i];
69                 sysconf.hcdn[i] = hcdnx[i];
70         }
71
72         get_sblk_pci1234();
73
74         sysconf.sbdn = (sysconf.hcdn[0] >> 8) & 0xff;
75         sbdn3 = sysconf.hcdn[0] & 0xff;
76
77         bus_8131_0 = (sysconf.pci1234[0] >> 16) & 0xff;
78         bus_8111_0 = bus_8131_0;
79
80                 /* 8111 */
81         dev = dev_find_slot(bus_8111_0, PCI_DEVFN(sysconf.sbdn,0));
82         if (dev) {
83                 bus_8111_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
84         }
85         else {
86                 printk(BIOS_DEBUG, "ERROR - could not find PCI %02x:03.0, using defaults\n", bus_8111_0);
87         }
88
89         /* 8131-1 */
90         dev = dev_find_slot(bus_8131_0, PCI_DEVFN(sbdn3,0));
91         if (dev) {
92                 bus_8131_1 = pci_read_config8(dev, PCI_SECONDARY_BUS);
93         }
94         else {
95                 printk(BIOS_DEBUG, "ERROR - could not find PCI %02x:01.0, using defaults\n", bus_8131_0);
96         }
97
98         /* 8132-2 */
99         dev = dev_find_slot(bus_8131_0, PCI_DEVFN(sbdn3+1,0));
100         if (dev) {
101                 bus_8131_2 = pci_read_config8(dev, PCI_SECONDARY_BUS);
102         }
103         else {
104                 printk(BIOS_DEBUG, "ERROR - could not find PCI %02x:02.0, using defaults\n", bus_8131_0);
105         }
106
107
108 /*I/O APICs:    APIC ID Version State           Address*/
109 #if CONFIG_LOGICAL_CPUS==1
110         apicid_base = get_apicid_base(3);
111 #else
112         apicid_base = CONFIG_MAX_PHYSICAL_CPUS;
113 #endif
114         apicid_8111 = apicid_base+0;
115         apicid_8131_1 = apicid_base+1;
116         apicid_8131_2 = apicid_base+2;
117 }