src/mainboard/gigabyte/ga_2761gxdk/cache_as_ram_auto.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 AMD
   5  * Written by Yinghai Lu <yinghailu@amd.com> for AMD.
   6  * Copyright (C) 2007 Silicon Integrated Systems Corp. (SiS)
   7  * Written by Morgan Tsai <my_tsai@sis.com> for SiS.
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License as published by
  11  * the Free Software Foundation; either version 2 of the License, or
  12  * (at your option) any later version.
  13  *
  14  * This program is distributed in the hope that it will be useful,
  15  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  * GNU General Public License for more details.
  18  *
  19  * You should have received a copy of the GNU General Public License
  20  * along with this program; if not, write to the Free Software
  21  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  22  */
  23
  24 #define ASSEMBLY 1
  25 #define __ROMCC__
  26
  27 #define RAMINIT_SYSINFO 1
  28
  29 #define K8_ALLOCATE_IO_RANGE 1
  30 //#define K8_SCAN_PCI_BUS 1
  31
  32
  33 #define QRANK_DIMM_SUPPORT 1
  34
  35 #if CONFIG_LOGICAL_CPUS==1
  36 #define SET_NB_CFG_54 1
  37 #endif
  38
  39 //used by init_cpus and fidvid
  40 #define K8_SET_FIDVID 1
  41 //if we want to wait for core1 done before DQS training, set it to 0
  42 #define K8_SET_FIDVID_CORE0_ONLY 1
  43
  44 #if CONFIG_K8_REV_F_SUPPORT == 1
  45 #define K8_REV_F_SUPPORT_F0_F1_WORKAROUND 0
  46 #endif
  47
  48 #define DBGP_DEFAULT 7
  49
  50 #include <stdint.h>
  51 #include <string.h>
  52 #include <device/pci_def.h>
  53 #include <device/pci_ids.h>
  54 #include <arch/io.h>
  55 #include <device/pnp_def.h>
  56 #include <arch/romcc_io.h>
  57 #include <cpu/x86/lapic.h>
  58 #include "option_table.h"
  59 #include "pc80/mc146818rtc_early.c"
  60
  61 #if CONFIG_USE_FAILOVER_IMAGE==0
  62 #include "pc80/serial.c"
  63 #include "arch/i386/lib/console.c"
  64 #if CONFIG_USBDEBUG_DIRECT
  65 #include "southbridge/sis/sis966/sis966_enable_usbdebug_direct.c"
  66 #include "pc80/usbdebug_direct_serial.c"
  67 #endif
  68 #include "ram/ramtest.c"
  69
  70 #include <cpu/amd/model_fxx_rev.h>
  71
  72 #include "southbridge/sis/sis966/sis966_early_smbus.c"
  73 #include "southbridge/sis/sis966/sis966_enable_rom.c"
  74 #include "northbridge/amd/amdk8/raminit.h"
  75 #include "cpu/amd/model_fxx/apic_timer.c"
  76 #include "lib/delay.c"
  77
  78 #endif
  79
  80 #include "cpu/x86/lapic/boot_cpu.c"
  81 #include "northbridge/amd/amdk8/reset_test.c"
  82 #include "superio/ite/it8716f/it8716f_early_serial.c"
  83 #include "superio/ite/it8716f/it8716f_early_init.c"
  84
  85 #if CONFIG_USE_FAILOVER_IMAGE==0
  86
  87 #include "cpu/x86/bist.h"
  88
  89 #include "northbridge/amd/amdk8/debug.c"
  90
  91 #include "cpu/amd/mtrr/amd_earlymtrr.c"
  92
  93 #include "northbridge/amd/amdk8/setup_resource_map.c"
  94
  95 #define SERIAL_DEV PNP_DEV(0x2e, IT8716F_SP1)
  96
  97 #include "southbridge/sis/sis966/sis966_early_ctrl.c"
  98
  99 static void memreset_setup(void)
 100 {
 101 }
 102
 103 static void memreset(int controllers, const struct mem_controller *ctrl)
 104 {
 105 }
 106
 107 static inline void activate_spd_rom(const struct mem_controller *ctrl)
 108 {
 109         /* nothing to do */
 110 }
 111
 112 static inline int spd_read_byte(unsigned device, unsigned address)
 113 {
 114         return smbus_read_byte(device, address);
 115 }
 116
 117 #include "northbridge/amd/amdk8/amdk8_f.h"
 118 #include "northbridge/amd/amdk8/coherent_ht.c"
 119
 120 #include "northbridge/amd/amdk8/incoherent_ht.c"
 121
 122 #include "northbridge/amd/amdk8/raminit_f.c"
 123
 124 #include "sdram/generic_sdram.c"
 125
 126 #include "resourcemap.c"
 127
 128 #include "cpu/amd/dualcore/dualcore.c"
 129
 130 #define SIS966_NUM 1
 131 #define SIS966_USE_NIC 1
 132 #define SIS966_USE_AZA 1
 133
 134 #define SIS966_PCI_E_X_0 0
 135
 136 #define SIS966_MB_SETUP \
 137         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+37, 0x00, 0x44,/* GPIO38 PCI_REQ3 */ \
 138         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+38, 0x00, 0x44,/* GPIO39 PCI_GNT3 */ \
 139         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+39, 0x00, 0x44,/* GPIO40 PCI_GNT2 */ \
 140         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+40, 0x00, 0x44,/* GPIO41 PCI_REQ2 */ \
 141         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+59, 0x00, 0x60,/* GPIP60 FANCTL0 */ \
 142         RES_PORT_IO_8, SYSCTRL_IO_BASE + 0xc0+60, 0x00, 0x60,/* GPIO61 FANCTL1 */
 143
 144 #include "southbridge/sis/sis966/sis966_early_setup_ss.h"
 145 #include "southbridge/sis/sis966/sis966_early_setup_car.c"
 146
 147 #include "cpu/amd/car/copy_and_run.c"
 148
 149 #include "cpu/amd/car/post_cache_as_ram.c"
 150
 151 #include "cpu/amd/model_fxx/init_cpus.c"
 152
 153 #include "cpu/amd/model_fxx/fidvid.c"
 154
 155 #endif
 156
 157 #if ((CONFIG_HAVE_FAILOVER_BOOT==1) && (CONFIG_USE_FAILOVER_IMAGE == 1)) || ((CONFIG_HAVE_FAILOVER_BOOT==0) && (CONFIG_USE_FALLBACK_IMAGE == 1))
 158
 159 #include "southbridge/sis/sis966/sis966_enable_rom.c"
 160 #include "northbridge/amd/amdk8/early_ht.c"
 161
 162
 163 static void sio_setup(void)
 164 {
 165
 166         unsigned value;
 167         uint32_t dword;
 168         uint8_t byte;
 169
 170         byte = pci_read_config8(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0x7b);
 171         byte |= 0x20;
 172         pci_write_config8(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0x7b, byte);
 173
 174         dword = pci_read_config32(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0xa0);
 175         dword |= (1<<0);
 176         pci_write_config32(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0xa0, dword);
 177
 178         dword = pci_read_config32(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0xa4);
 179         dword |= (1<<16);
 180         pci_write_config32(PCI_DEV(0, SIS966_DEVN_BASE+1 , 0), 0xa4, dword);
 181 }
 182
 183 void failover_process(unsigned long bist, unsigned long cpu_init_detectedx)
 184 {
 185         unsigned last_boot_normal_x = last_boot_normal();
 186
 187         /* Is this a cpu only reset? or Is this a secondary cpu? */
 188         if ((cpu_init_detectedx) || (!boot_cpu())) {
 189                 if (last_boot_normal_x) {
 190                         goto normal_image;
 191                 } else {
 192                         goto fallback_image;
 193                 }
 194         }
 195
 196         /* Nothing special needs to be done to find bus 0 */
 197         /* Allow the HT devices to be found */
 198
 199         enumerate_ht_chain();
 200
 201         sio_setup();
 202
 203         /* Setup the sis966 */
 204         sis966_enable_rom();
 205
 206         /* Is this a deliberate reset by the bios */
 207         if (bios_reset_detected() && last_boot_normal_x) {
 208                 goto normal_image;
 209         }
 210         /* This is the primary cpu how should I boot? */
 211         else if (do_normal_boot()) {
 212                 goto normal_image;
 213         }
 214         else {
 215                 goto fallback_image;
 216         }
 217  normal_image:
 218         __asm__ volatile ("jmp __normal_image"
 219                 : /* outputs */
 220                 : "a" (bist), "b" (cpu_init_detectedx) /* inputs */
 221                 );
 222
 223  fallback_image:
 224 #if CONFIG_HAVE_FAILOVER_BOOT==1
 225         __asm__ volatile ("jmp __fallback_image"
 226                 : /* outputs */
 227                 : "a" (bist), "b" (cpu_init_detectedx) /* inputs */
 228                 )
 229 #endif
 230         ;
 231 }
 232 #endif
 233 void real_main(unsigned long bist, unsigned long cpu_init_detectedx);
 234
 235 void cache_as_ram_main(unsigned long bist, unsigned long cpu_init_detectedx)
 236 {
 237 #if CONFIG_HAVE_FAILOVER_BOOT==1
 238     #if CONFIG_USE_FAILOVER_IMAGE==1
 239         failover_process(bist, cpu_init_detectedx);
 240     #else
 241         real_main(bist, cpu_init_detectedx);
 242     #endif
 243 #else
 244     #if CONFIG_USE_FALLBACK_IMAGE == 1
 245         failover_process(bist, cpu_init_detectedx);
 246     #endif
 247         real_main(bist, cpu_init_detectedx);
 248 #endif
 249 }
 250
 251 #if CONFIG_USE_FAILOVER_IMAGE==0
 252
 253 void real_main(unsigned long bist, unsigned long cpu_init_detectedx)
 254 {
 255         static const uint16_t spd_addr [] = {
 256                         (0xa<<3)|0, (0xa<<3)|2, 0, 0,
 257                         (0xa<<3)|1, (0xa<<3)|3, 0, 0,
 258 #if CONFIG_MAX_PHYSICAL_CPUS > 1
 259                         (0xa<<3)|4, (0xa<<3)|6, 0, 0,
 260                         (0xa<<3)|5, (0xa<<3)|7, 0, 0,
 261 #endif
 262         };
 263
 264         struct sys_info *sysinfo = (CONFIG_DCACHE_RAM_BASE + CONFIG_DCACHE_RAM_SIZE - CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE);
 265
 266         int needs_reset = 0;
 267         unsigned bsp_apicid = 0;
 268
 269         if (bist == 0) {
 270                 bsp_apicid = init_cpus(cpu_init_detectedx, sysinfo);
 271         }
 272
 273         pnp_enter_ext_func_mode(SERIAL_DEV);
 274         pnp_write_config(SERIAL_DEV, 0x23, 0);
 275         it8716f_enable_dev(SERIAL_DEV, CONFIG_TTYS0_BASE);
 276         pnp_exit_ext_func_mode(SERIAL_DEV);
 277
 278         setup_mb_resource_map();
 279
 280         uart_init();
 281
 282         /* Halt if there was a built in self test failure */
 283         report_bist_failure(bist);
 284
 285
 286 #if CONFIG_USBDEBUG_DIRECT
 287         sis966_enable_usbdebug_direct(DBGP_DEFAULT);
 288         early_usbdebug_direct_init();
 289 #endif
 290         console_init();
 291         print_debug("*sysinfo range: ["); print_debug_hex32(sysinfo); print_debug(",");  print_debug_hex32((unsigned long)sysinfo+sizeof(struct sys_info)); print_debug(")\r\n");
 292
 293         print_debug("bsp_apicid="); print_debug_hex8(bsp_apicid); print_debug("\r\n");
 294
 295 #if CONFIG_MEM_TRAIN_SEQ == 1
 296         set_sysinfo_in_ram(0); // in BSP so could hold all ap until sysinfo is in ram
 297 #endif
 298         setup_coherent_ht_domain(); // routing table and start other core0
 299
 300         wait_all_core0_started();
 301 #if CONFIG_LOGICAL_CPUS==1
 302         // It is said that we should start core1 after all core0 launched
 303         /* becase optimize_link_coherent_ht is moved out from setup_coherent_ht_domain,
 304          * So here need to make sure last core0 is started, esp for two way system,
 305          * (there may be apic id conflicts in that case)
 306          */
 307         start_other_cores();
 308         wait_all_other_cores_started(bsp_apicid);
 309 #endif
 310
 311         /* it will set up chains and store link pair for optimization later */
 312         ht_setup_chains_x(sysinfo); // it will init sblnk and sbbusn, nodes, sbdn
 313
 314 #if K8_SET_FIDVID == 1
 315
 316         {
 317                 msr_t msr;
 318                 msr=rdmsr(0xc0010042);
 319                 print_debug("begin msr fid, vid "); print_debug_hex32( msr.hi ); print_debug_hex32(msr.lo); print_debug("\r\n");
 320
 321         }
 322
 323         enable_fid_change();
 324
 325         enable_fid_change_on_sb(sysinfo->sbbusn, sysinfo->sbdn);
 326
 327         init_fidvid_bsp(bsp_apicid);
 328
 329         // show final fid and vid
 330         {
 331                 msr_t msr;
 332                 msr=rdmsr(0xc0010042);
 333                 print_debug("end   msr fid, vid "); print_debug_hex32( msr.hi ); print_debug_hex32(msr.lo); print_debug("\r\n");
 334
 335         }
 336 #endif
 337
 338         needs_reset |= optimize_link_coherent_ht();
 339         needs_reset |= optimize_link_incoherent_ht(sysinfo);
 340
 341         // fidvid change will issue one LDTSTOP and the HT change will be effective too
 342         if (needs_reset) {
 343                 print_info("ht reset -\r\n");
 344                 soft_reset();
 345         }
 346         allow_all_aps_stop(bsp_apicid);
 347
 348         //It's the time to set ctrl in sysinfo now;
 349         fill_mem_ctrl(sysinfo->nodes, sysinfo->ctrl, spd_addr);
 350
 351         sis_init_stage1();
 352         enable_smbus();
 353
 354         memreset_setup();
 355
 356         //do we need apci timer, tsc...., only debug need it for better output
 357         /* all ap stopped? */
 358 //        init_timer(); // Need to use TMICT to synconize FID/VID
 359
 360         sdram_initialize(sysinfo->nodes, sysinfo->ctrl, sysinfo);
 361
 362         sis_init_stage2();
 363         post_cache_as_ram(); // bsp swtich stack to ram and copy sysinfo ram now
 364
 365 }
 366
 367
 368 #endif