src/mainboard/broadcom/blast/Options.lb

   1 uses HAVE_MP_TABLE
   2 uses CONFIG_ROMFS
   3 uses HAVE_PIRQ_TABLE
   4 uses HAVE_ACPI_TABLES
   5 uses USE_FALLBACK_IMAGE
   6 uses HAVE_FALLBACK_BOOT
   7 uses HAVE_HARD_RESET
   8 uses IRQ_SLOT_COUNT
   9 uses HAVE_OPTION_TABLE
  10 uses CONFIG_MAX_CPUS
  11 uses CONFIG_MAX_PHYSICAL_CPUS
  12 uses CONFIG_LOGICAL_CPUS
  13 uses CONFIG_IOAPIC
  14 uses CONFIG_SMP
  15 uses FALLBACK_SIZE
  16 uses ROM_SIZE
  17 uses ROM_SECTION_SIZE
  18 uses ROM_IMAGE_SIZE
  19 uses ROM_SECTION_SIZE
  20 uses ROM_SECTION_OFFSET
  21 uses CONFIG_ROM_PAYLOAD
  22 uses CONFIG_ROM_PAYLOAD_START
  23 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  24 uses CONFIG_PRECOMPRESSED_PAYLOAD
  25 uses PAYLOAD_SIZE
  26 uses _ROMBASE
  27 uses XIP_ROM_SIZE
  28 uses XIP_ROM_BASE
  29 uses STACK_SIZE
  30 uses HEAP_SIZE
  31 uses USE_OPTION_TABLE
  32 uses LB_CKS_RANGE_START
  33 uses LB_CKS_RANGE_END
  34 uses LB_CKS_LOC
  35 uses MAINBOARD_PART_NUMBER
  36 uses MAINBOARD_VENDOR
  37 uses MAINBOARD
  38 uses MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  39 uses MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  40 uses COREBOOT_EXTRA_VERSION
  41 uses _RAMBASE
  42 uses TTYS0_BAUD
  43 uses TTYS0_BASE
  44 uses TTYS0_LCS
  45 uses DEFAULT_CONSOLE_LOGLEVEL
  46 uses MAXIMUM_CONSOLE_LOGLEVEL
  47 uses MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  48 uses CONFIG_CONSOLE_SERIAL8250
  49 uses HAVE_INIT_TIMER
  50 uses CONFIG_GDB_STUB
  51 uses CONFIG_GDB_STUB
  52 uses CROSS_COMPILE
  53 uses CC
  54 uses HOSTCC
  55 uses OBJCOPY
  56 uses CONFIG_CONSOLE_VGA
  57 uses CONFIG_PCI_ROM_RUN
  58 uses HW_MEM_HOLE_SIZEK
  59 uses HT_CHAIN_UNITID_BASE
  60 uses HT_CHAIN_END_UNITID_BASE
  61 uses SB_HT_CHAIN_ON_BUS0
  62
  63 uses USE_DCACHE_RAM
  64 uses DCACHE_RAM_BASE
  65 uses DCACHE_RAM_SIZE
  66 uses CONFIG_USE_INIT
  67 uses CONFIG_USE_PRINTK_IN_CAR
  68
  69 uses SB_HT_CHAIN_UNITID_OFFSET_ONLY
  70
  71 ###
  72 ### Build options
  73 ###
  74
  75 ##
  76 ## ROM_SIZE is the size of boot ROM that this board will use.
  77 ##
  78 default ROM_SIZE=524288
  79
  80 ##
  81 ## FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
  82 ##
  83 #default FALLBACK_SIZE=131072
  84 #256K
  85 default FALLBACK_SIZE=0x40000
  86
  87 ##
  88 ## Build code for the fallback boot
  89 ##
  90 default HAVE_FALLBACK_BOOT=1
  91
  92 ##
  93 ## Build code to reset the motherboard from coreboot
  94 ##
  95 default HAVE_HARD_RESET=1
  96
  97 ##
  98 ## Build code to export a programmable irq routing table
  99 ##
 100 default HAVE_PIRQ_TABLE=1
 101 default IRQ_SLOT_COUNT=11
 102
 103 ##
 104 ## Build code to export an x86 MP table
 105 ## Useful for specifying IRQ routing values
 106 ##
 107 default HAVE_MP_TABLE=1
 108
 109 ##
 110 ## Build code to export a CMOS option table
 111 ##
 112 default HAVE_OPTION_TABLE=1
 113
 114 ##
 115 ## Move the default coreboot cmos range off of AMD RTC registers
 116 ##
 117 default LB_CKS_RANGE_START=49
 118 default LB_CKS_RANGE_END=122
 119 default LB_CKS_LOC=123
 120
 121 ##
 122 ## Build code for SMP support
 123 ## Only worry about 2 micro processors
 124 ##
 125 default CONFIG_SMP=1
 126 default CONFIG_MAX_CPUS=4
 127 default CONFIG_MAX_PHYSICAL_CPUS=2
 128 default CONFIG_LOGICAL_CPUS=1
 129
 130 #1G memory hole
 131 default HW_MEM_HOLE_SIZEK=0x100000
 132
 133 #VGA Console
 134 #default CONFIG_CONSOLE_VGA=1
 135 #default CONFIG_PCI_ROM_RUN=1
 136
 137 #HT Unit ID offset
 138 default HT_CHAIN_UNITID_BASE=0x6
 139
 140 #real SB Unit ID
 141 default HT_CHAIN_END_UNITID_BASE=0x1
 142
 143 #make the SB HT chain on bus 0
 144 default SB_HT_CHAIN_ON_BUS0=1
 145
 146 ##
 147 ## enable CACHE_AS_RAM specifics
 148 ##
 149 default USE_DCACHE_RAM=1
 150 default DCACHE_RAM_BASE=0xcf000
 151 default DCACHE_RAM_SIZE=0x1000
 152 default CONFIG_USE_INIT=0
 153
 154 ##
 155 ## Build code to setup a generic IOAPIC
 156 ##
 157 default CONFIG_IOAPIC=1
 158
 159 ##
 160 ## Clean up the motherboard id strings
 161 ##
 162 default MAINBOARD_PART_NUMBER="blast"
 163 default MAINBOARD_VENDOR="Broadcom"
 164 default MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x161f
 165 default MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x3050
 166
 167
 168 ###
 169 ### coreboot layout values
 170 ###
 171
 172 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 173 default ROM_IMAGE_SIZE = 65536
 174
 175 ##
 176 ## Use a small 8K stack
 177 ##
 178 default STACK_SIZE=0x2000
 179
 180 ##
 181 ## Use a small 16K heap
 182 ##
 183 default HEAP_SIZE=0x4000
 184
 185 ##
 186 ## Only use the option table in a normal image
 187 ##
 188 default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
 189
 190 ##
 191 ## Coreboot C code runs at this location in RAM
 192 ##
 193 default _RAMBASE=0x00004000
 194
 195 ##
 196 ## Load the payload from the ROM
 197 ##
 198 default CONFIG_ROM_PAYLOAD = 1
 199
 200 ###
 201 ### Defaults of options that you may want to override in the target config file
 202 ###
 203
 204 ##
 205 ## The default compiler
 206 ##
 207 default CC="$(CROSS_COMPILE)gcc -m32"
 208 default HOSTCC="gcc"
 209
 210 ##
 211 ## Disable the gdb stub by default
 212 ##
 213 default CONFIG_GDB_STUB=0
 214
 215 default CONFIG_USE_PRINTK_IN_CAR=1
 216
 217 ##
 218 ## The Serial Console
 219 ##
 220
 221 # To Enable the Serial Console
 222 default CONFIG_CONSOLE_SERIAL8250=1
 223
 224 ## Select the serial console baud rate
 225 default TTYS0_BAUD=115200
 226 #default TTYS0_BAUD=57600
 227 #default TTYS0_BAUD=38400
 228 #default TTYS0_BAUD=19200
 229 #default TTYS0_BAUD=9600
 230 #default TTYS0_BAUD=4800
 231 #default TTYS0_BAUD=2400
 232 #default TTYS0_BAUD=1200
 233
 234 # Select the serial console base port
 235 default TTYS0_BASE=0x3f8
 236
 237 # Select the serial protocol
 238 # This defaults to 8 data bits, 1 stop bit, and no parity
 239 default TTYS0_LCS=0x3
 240
 241 ##
 242 ### Select the coreboot loglevel
 243 ##
 244 ## EMERG      1   system is unusable
 245 ## ALERT      2   action must be taken immediately
 246 ## CRIT       3   critical conditions
 247 ## ERR        4   error conditions
 248 ## WARNING    5   warning conditions
 249 ## NOTICE     6   normal but significant condition
 250 ## INFO       7   informational
 251 ## DEBUG      8   debug-level messages
 252 ## SPEW       9   Way too many details
 253
 254 ## Request this level of debugging output
 255 default  DEFAULT_CONSOLE_LOGLEVEL=8
 256 ## At a maximum only compile in this level of debugging
 257 default  MAXIMUM_CONSOLE_LOGLEVEL=8
 258
 259 ##
 260 ## Select power on after power fail setting
 261 default MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 262
 263 ### End Options.lb
 264 #
 265 # ROMFS
 266 #
 267 #
 268 default CONFIG_ROMFS=0
 269 end