src/mainboard/bcom/winnetp680/romstage.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2008 VIA Technologies, Inc.
   5  * (Written by Aaron Lwe <aaron.lwe@gmail.com> for VIA)
   6  *
   7  * This program is free software; you can redistribute it and/or modify
   8  * it under the terms of the GNU General Public License as published by
   9  * the Free Software Foundation; either version 2 of the License, or
  10  * (at your option) any later version.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  20  */
  21
  22 #include <stdint.h>
  23 #include <device/pci_def.h>
  24 #include <device/pci_ids.h>
  25 #include <arch/io.h>
  26 #include <device/pnp_def.h>
  27 #include <arch/romcc_io.h>
  28 #include <arch/hlt.h>
  29 #include "pc80/serial.c"
  30 #include "console/console.c"
  31 #include "lib/ramtest.c"
  32 #include "northbridge/via/cn700/raminit.h"
  33 #include "cpu/x86/mtrr/earlymtrr.c"
  34 #include "cpu/x86/bist.h"
  35 #include "pc80/udelay_io.c"
  36 #include "lib/delay.c"
  37 #include "cpu/x86/lapic/boot_cpu.c"
  38 #include "southbridge/via/vt8237r/vt8237r_early_smbus.c"
  39 #include "superio/winbond/w83697hf/w83697hf_early_serial.c"
  40 #define SERIAL_DEV PNP_DEV(0x2e, W83697HF_SP1)
  41
  42 static inline int spd_read_byte(unsigned device, unsigned address)
  43 {
  44         return smbus_read_byte(device, address);
  45 }
  46
  47 #include "northbridge/via/cn700/raminit.c"
  48
  49 static void enable_mainboard_devices(void)
  50 {
  51         device_t dev;
  52         dev = pci_locate_device(PCI_ID(PCI_VENDOR_ID_VIA, PCI_DEVICE_ID_VIA_VT8237R_LPC), 0);
  53         if (dev == PCI_DEV_INVALID)
  54                 die("Southbridge not found!!!\n");
  55
  56         /* bit=0 means enable function (per CX700 datasheet)
  57          *   5 16.1 USB 2
  58          *   4 16.0 USB 1
  59          *   3 15.0 SATA and PATA
  60          *   2 16.2 USB 3
  61          *   1 16.4 USB EHCI
  62          */
  63         pci_write_config8(dev, 0x50, 0x80);
  64
  65         /* bit=1 means enable internal function (per CX700 datasheet)
  66          *   3 Internal RTC
  67          *   2 Internal PS2 Mouse
  68          *   1 Internal KBC Configuration
  69          *   0 Internal Keyboard Controller
  70          */
  71         pci_write_config8(dev, 0x51, 0x1d);
  72 }
  73
  74 static const struct mem_controller ctrl = {
  75         .d0f0 = 0x0000,
  76         .d0f2 = 0x2000,
  77         .d0f3 = 0x3000,
  78         .d0f4 = 0x4000,
  79         .d0f7 = 0x7000,
  80         .d1f0 = 0x8000,
  81         .channel0 = { 0x50 },
  82 };
  83
  84 void main(unsigned long bist)
  85 {
  86         /* Enable multifunction for northbridge. */
  87         pci_write_config8(ctrl.d0f0, 0x4f, 0x01);
  88
  89         w83697hf_set_clksel_48(SERIAL_DEV);
  90
  91         w83697hf_enable_serial(SERIAL_DEV, CONFIG_TTYS0_BASE);
  92         uart_init();
  93         console_init();
  94
  95         print_spew("In romstage.c:main()\n");
  96
  97         enable_smbus();
  98         smbus_fixup(&ctrl);
  99
 100         if (bist == 0) {
 101                 print_debug("doing early_mtrr\n");
 102                 early_mtrr_init();
 103         }
 104
 105         /* Halt if there was a built-in self test failure. */
 106         report_bist_failure(bist);
 107
 108         print_debug("Enabling mainboard devices\n");
 109         enable_mainboard_devices();
 110
 111         ddr_ram_setup(&ctrl);
 112
 113         /* ram_check(0, 640 * 1024); */
 114
 115         print_spew("Leaving romstage.c:main()\n");
 116 }
 117