src/mainboard/asus/mew-vm/auto.c

   1 /*
   2  * This file is part of the coreboot project.
   3  *
   4  * Copyright (C) 2007 Corey Osgood <corey@slightlyhackish.com>
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
  19  */
  20
  21 #define ASSEMBLY 1
  22
  23 #include <stdint.h>
  24 #include <device/pci_def.h>
  25 #include <arch/io.h>
  26 #include <device/pnp_def.h>
  27 #include <arch/romcc_io.h>
  28 #include <arch/hlt.h>
  29 #include <stdlib.h>
  30 #include "pc80/serial.c"
  31 #include "arch/i386/lib/console.c"
  32 #include "ram/ramtest.c"
  33 #include "superio/smsc/lpc47b272/lpc47b272_early_serial.c"
  34 #include "northbridge/intel/i82810/raminit.h"
  35 #include "cpu/x86/mtrr/earlymtrr.c"
  36 #include "cpu/x86/bist.h"
  37
  38 #define SERIAL_DEV PNP_DEV(0x2e, LPC47B272_SP1)
  39
  40 #include "southbridge/intel/i82801xx/i82801xx_early_smbus.c"
  41
  42 /* TODO: Not needed? */
  43 void udelay(int usecs)
  44 {
  45         int i;
  46         for (i = 0; i < usecs; i++)
  47                 outb(i&0xff, 0x80);
  48 }
  49
  50 #include "debug.c"
  51 #include "lib/delay.c"
  52
  53 #include "northbridge/intel/i82810/raminit.c"
  54 #include "northbridge/intel/i82810/debug.c"
  55 #include "sdram/generic_sdram.c"
  56
  57 static void main(unsigned long bist)
  58 {
  59         static const struct mem_controller memctrl[] = {
  60                 {
  61                  .d0 = PCI_DEV(0, 0, 0),
  62                  .channel0 = {0x50, 0x51},
  63                  }
  64         };
  65
  66         if (bist == 0)
  67                 early_mtrr_init();
  68
  69         enable_smbus();
  70
  71         lpc47b272_enable_serial(SERIAL_DEV, TTYS0_BASE);
  72         uart_init();
  73         console_init();
  74
  75         /* Halt if there was a built in self test failure. */
  76         report_bist_failure(bist);
  77
  78         /* dump_spd_registers(&memctrl[0]); */
  79
  80         /* sdram_initialize() runs out of registers. */
  81         /* sdram_initialize(ARRAY_SIZE(memctrl), memctrl); */
  82
  83         sdram_set_registers(memctrl);
  84         sdram_set_spd_registers(memctrl);
  85         sdram_enable(0, memctrl);
  86
  87         /* Check RAM. */
  88         /* ram_check(0, 640 * 1024); */
  89 }