src/mainboard/amd/serengeti_cheetah/Options.lb

   1 uses CONFIG_HAVE_MP_TABLE
   2 uses CONFIG_CBFS
   3 uses CONFIG_HAVE_PIRQ_TABLE
   4 uses CONFIG_HAVE_ACPI_TABLES
   5 uses CONFIG_HAVE_ACPI_RESUME
   6 uses CONFIG_ACPI_SSDTX_NUM
   7 uses CONFIG_USE_FALLBACK_IMAGE
   8 uses CONFIG_USE_FAILOVER_IMAGE
   9 uses CONFIG_HAVE_FALLBACK_BOOT
  10 uses CONFIG_HAVE_FAILOVER_BOOT
  11 uses CONFIG_HAVE_HARD_RESET
  12 uses CONFIG_IRQ_SLOT_COUNT
  13 uses CONFIG_HAVE_OPTION_TABLE
  14 uses CONFIG_MAX_CPUS
  15 uses CONFIG_MAX_PHYSICAL_CPUS
  16 uses CONFIG_LOGICAL_CPUS
  17 uses CONFIG_IOAPIC
  18 uses CONFIG_SMP
  19 uses CONFIG_FALLBACK_SIZE
  20 uses CONFIG_FAILOVER_SIZE
  21 uses CONFIG_ROM_SIZE
  22 uses CONFIG_ROM_SECTION_SIZE
  23 uses CONFIG_ROM_IMAGE_SIZE
  24 uses CONFIG_ROM_SECTION_SIZE
  25 uses CONFIG_ROM_SECTION_OFFSET
  26 uses CONFIG_ROM_PAYLOAD
  27 uses CONFIG_ROM_PAYLOAD_START
  28 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
  29 uses CONFIG_PRECOMPRESSED_PAYLOAD
  30 uses CONFIG_PAYLOAD_SIZE
  31 uses CONFIG_ROMBASE
  32 uses CONFIG_XIP_ROM_SIZE
  33 uses CONFIG_XIP_ROM_BASE
  34 uses CONFIG_STACK_SIZE
  35 uses CONFIG_HEAP_SIZE
  36 uses CONFIG_USE_OPTION_TABLE
  37 uses CONFIG_LB_CKS_RANGE_START
  38 uses CONFIG_LB_CKS_RANGE_END
  39 uses CONFIG_LB_CKS_LOC
  40 uses CONFIG_MAINBOARD_PART_NUMBER
  41 uses CONFIG_MAINBOARD_VENDOR
  42 uses CONFIG_MAINBOARD
  43 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID
  44 uses CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID
  45 uses COREBOOT_EXTRA_VERSION
  46 uses CONFIG_RAMBASE
  47 uses CONFIG_TTYS0_BAUD
  48 uses CONFIG_TTYS0_BASE
  49 uses CONFIG_TTYS0_LCS
  50 uses CONFIG_DEFAULT_CONSOLE_LOGLEVEL
  51 uses CONFIG_MAXIMUM_CONSOLE_LOGLEVEL
  52 uses CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL
  53 uses CONFIG_CONSOLE_SERIAL8250
  54 uses CONFIG_HAVE_INIT_TIMER
  55 uses CONFIG_GDB_STUB
  56 uses CONFIG_GDB_STUB
  57 uses CONFIG_CROSS_COMPILE
  58 uses CC
  59 uses CONFIG_HOSTCC
  60 uses CONFIG_OBJCOPY
  61 uses CONFIG_CONSOLE_VGA
  62 uses CONFIG_PCI_ROM_RUN
  63 uses CONFIG_HW_MEM_HOLE_SIZEK
  64 uses CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC
  65 uses CONFIG_K8_HT_FREQ_1G_SUPPORT
  66
  67 uses CONFIG_HT_CHAIN_UNITID_BASE
  68 uses CONFIG_HT_CHAIN_END_UNITID_BASE
  69 uses CONFIG_SB_HT_CHAIN_ON_BUS0
  70 uses CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY
  71
  72 uses CONFIG_USE_DCACHE_RAM
  73 uses CONFIG_DCACHE_RAM_BASE
  74 uses CONFIG_DCACHE_RAM_SIZE
  75 uses CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE
  76 uses CONFIG_USE_INIT
  77
  78 uses CONFIG_SERIAL_CPU_INIT
  79
  80 uses CONFIG_ENABLE_APIC_EXT_ID
  81 uses CONFIG_APIC_ID_OFFSET
  82 uses CONFIG_LIFT_BSP_APIC_ID
  83
  84 uses CONFIG_PCI_64BIT_PREF_MEM
  85
  86 uses CONFIG_LB_MEM_TOPK
  87
  88 uses CONFIG_AP_CODE_IN_CAR
  89
  90 uses CONFIG_MEM_TRAIN_SEQ
  91
  92 uses CONFIG_WAIT_BEFORE_CPUS_INIT
  93
  94 uses CONFIG_USE_PRINTK_IN_CAR
  95
  96 ###
  97 ### Build options
  98 ###
  99
 100 ##
 101 ## CONFIG_ROM_SIZE is the size of boot ROM that this board will use.
 102 ##
 103 default CONFIG_ROM_SIZE=524288
 104
 105 ##
 106 ## CONFIG_FALLBACK_SIZE is the amount of the ROM the complete fallback image will use
 107 ##
 108 #default CONFIG_FALLBACK_SIZE=131072
 109 #default CONFIG_FALLBACK_SIZE=0x40000
 110
 111 #FALLBACK: 256K-4K
 112 default CONFIG_FALLBACK_SIZE=0x3f000
 113 #FAILOVER: 4K
 114 default CONFIG_FAILOVER_SIZE=0x01000
 115
 116 #more 1M for pgtbl
 117 default CONFIG_LB_MEM_TOPK=2048
 118
 119 ##
 120 ## Build code for the fallback boot
 121 ##
 122 default CONFIG_HAVE_FALLBACK_BOOT=1
 123 default CONFIG_HAVE_FAILOVER_BOOT=1
 124
 125 ##
 126 ## Build code to reset the motherboard from coreboot
 127 ##
 128 default CONFIG_HAVE_HARD_RESET=1
 129
 130 ##
 131 ## Build code to export a programmable irq routing table
 132 ##
 133 default CONFIG_HAVE_PIRQ_TABLE=1
 134 default CONFIG_IRQ_SLOT_COUNT=11
 135
 136 ##
 137 ## Build code to export an x86 MP table
 138 ## Useful for specifying IRQ routing values
 139 ##
 140 default CONFIG_HAVE_MP_TABLE=1
 141
 142 ## ACPI tables will be included
 143 default CONFIG_HAVE_ACPI_TABLES=1
 144 ## extra SSDT num
 145 default CONFIG_ACPI_SSDTX_NUM=1
 146
 147 ##
 148 ## Build code to export a CMOS option table
 149 ##
 150 default CONFIG_HAVE_OPTION_TABLE=1
 151
 152 ##
 153 ## Move the default coreboot cmos range off of AMD RTC registers
 154 ##
 155 default CONFIG_LB_CKS_RANGE_START=49
 156 default CONFIG_LB_CKS_RANGE_END=122
 157 default CONFIG_LB_CKS_LOC=123
 158
 159 ##
 160 ## Build code for SMP support
 161 ## Only worry about 2 micro processors
 162 ##
 163 default CONFIG_SMP=1
 164 default CONFIG_MAX_CPUS=8
 165 default CONFIG_MAX_PHYSICAL_CPUS=4
 166 default CONFIG_LOGICAL_CPUS=1
 167
 168 default CONFIG_SERIAL_CPU_INIT=0
 169
 170 default CONFIG_ENABLE_APIC_EXT_ID=0
 171 default CONFIG_APIC_ID_OFFSET=0x8
 172 default CONFIG_LIFT_BSP_APIC_ID=1
 173
 174 #memory hole size, 0 mean disable, others will enable the hole, at that case if it is small than mmio_basek, it will use mmio_basek instead.
 175 #2G
 176 #default CONFIG_HW_MEM_HOLE_SIZEK=0x200000
 177 #1G
 178 default CONFIG_HW_MEM_HOLE_SIZEK=0x100000
 179 #512M
 180 #default CONFIG_HW_MEM_HOLE_SIZEK=0x80000
 181
 182 #make auto increase hole size to avoid hole_startk equal to basek so as to make some kernel happy
 183 #default CONFIG_HW_MEM_HOLE_SIZE_AUTO_INC=1
 184
 185 #Opteron K8 1G HT Support
 186 default CONFIG_K8_HT_FREQ_1G_SUPPORT=1
 187
 188 #VGA Console
 189 default CONFIG_CONSOLE_VGA=1
 190 default CONFIG_PCI_ROM_RUN=1
 191
 192 #HT Unit ID offset, default is 1, the typical one
 193 default CONFIG_HT_CHAIN_UNITID_BASE=0xa
 194
 195 #real SB Unit ID, default is 0x20, mean dont touch it at last
 196 default CONFIG_HT_CHAIN_END_UNITID_BASE=0x6
 197
 198 #make the SB HT chain on bus 0, default is not (0)
 199 default CONFIG_SB_HT_CHAIN_ON_BUS0=2
 200
 201 #only offset for SB chain?, default is yes(1)
 202 #default CONFIG_SB_HT_CHAIN_UNITID_OFFSET_ONLY=0
 203
 204 #allow capable device use that above 4G
 205 #default CONFIG_PCI_64BIT_PREF_MEM=1
 206
 207 ##
 208 ## enable CACHE_AS_RAM specifics
 209 ##
 210 default CONFIG_USE_DCACHE_RAM=1
 211 default CONFIG_DCACHE_RAM_BASE=0xc8000
 212 default CONFIG_DCACHE_RAM_SIZE=0x08000
 213 default CONFIG_DCACHE_RAM_GLOBAL_VAR_SIZE=0x01000
 214 default CONFIG_USE_INIT=0
 215
 216
 217 ##
 218 ## for rev F training on AP purpose
 219 ##
 220 default CONFIG_AP_CODE_IN_CAR=1
 221 default CONFIG_MEM_TRAIN_SEQ=1
 222 default CONFIG_WAIT_BEFORE_CPUS_INIT=1
 223
 224 ##
 225 ## Build code to setup a generic IOAPIC
 226 ##
 227 default CONFIG_IOAPIC=1
 228
 229 ##
 230 ## Clean up the motherboard id strings
 231 ##
 232 default CONFIG_MAINBOARD_PART_NUMBER="serengeti_cheetah"
 233 default CONFIG_MAINBOARD_VENDOR="AMD"
 234 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_VENDOR_ID=0x1022
 235 default CONFIG_MAINBOARD_PCI_SUBSYSTEM_DEVICE_ID=0x2b80
 236
 237 ###
 238 ### coreboot layout values
 239 ###
 240
 241 ## CONFIG_ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
 242 default CONFIG_ROM_IMAGE_SIZE = 65536
 243
 244 ##
 245 ## Use a small 8K stack
 246 ##
 247 default CONFIG_STACK_SIZE=0x2000
 248
 249 ##
 250 ## Use a small 32K heap
 251 ##
 252 default CONFIG_HEAP_SIZE=0x8000
 253
 254 ##
 255 ## Only use the option table in a normal image
 256 ##
 257 default CONFIG_USE_OPTION_TABLE = (!CONFIG_USE_FALLBACK_IMAGE) && (!CONFIG_USE_FAILOVER_IMAGE )
 258
 259 ##
 260 ## Coreboot C code runs at this location in RAM
 261 ##
 262 default CONFIG_RAMBASE=0x00100000
 263
 264 ##
 265 ## Load the payload from the ROM
 266 ##
 267 default CONFIG_ROM_PAYLOAD = 1
 268
 269 ###
 270 ### Defaults of options that you may want to override in the target config file
 271 ###
 272
 273 ##
 274 ## The default compiler
 275 ##
 276 default CC="$(CONFIG_CROSS_COMPILE)gcc -m32"
 277 default CONFIG_HOSTCC="gcc"
 278
 279 ##
 280 ## Disable the gdb stub by default
 281 ##
 282 default CONFIG_GDB_STUB=0
 283
 284 ##
 285 ## The Serial Console
 286 ##
 287 default CONFIG_USE_PRINTK_IN_CAR=1
 288
 289 # To Enable the Serial Console
 290 default CONFIG_CONSOLE_SERIAL8250=1
 291
 292 ## Select the serial console baud rate
 293 default CONFIG_TTYS0_BAUD=115200
 294 #default CONFIG_TTYS0_BAUD=57600
 295 #default CONFIG_TTYS0_BAUD=38400
 296 #default CONFIG_TTYS0_BAUD=19200
 297 #default CONFIG_TTYS0_BAUD=9600
 298 #default CONFIG_TTYS0_BAUD=4800
 299 #default CONFIG_TTYS0_BAUD=2400
 300 #default CONFIG_TTYS0_BAUD=1200
 301
 302 # Select the serial console base port
 303 default CONFIG_TTYS0_BASE=0x3f8
 304
 305 # Select the serial protocol
 306 # This defaults to 8 data bits, 1 stop bit, and no parity
 307 default CONFIG_TTYS0_LCS=0x3
 308
 309 ##
 310 ### Select the coreboot loglevel
 311 ##
 312 ## EMERG      1   system is unusable
 313 ## ALERT      2   action must be taken immediately
 314 ## CRIT       3   critical conditions
 315 ## ERR        4   error conditions
 316 ## WARNING    5   warning conditions
 317 ## NOTICE     6   normal but significant condition
 318 ## INFO       7   informational
 319 ## CONFIG_DEBUG      8   debug-level messages
 320 ## SPEW       9   Way too many details
 321
 322 ## Request this level of debugging output
 323 default  CONFIG_DEFAULT_CONSOLE_LOGLEVEL=8
 324 ## At a maximum only compile in this level of debugging
 325 default  CONFIG_MAXIMUM_CONSOLE_LOGLEVEL=8
 326
 327 ##
 328 ## Select power on after power fail setting
 329 default CONFIG_MAINBOARD_POWER_ON_AFTER_POWER_FAIL="MAINBOARD_POWER_ON"
 330
 331 ### End Options.lb
 332 #
 333 # CBFS
 334 #
 335 #
 336 default CONFIG_CBFS=0
 337 end