Rename almost all occurences of LinuxBIOS to coreboot.
[coreboot.git] / src / mainboard / amd / norwich / Options.lb
1 uses HAVE_MP_TABLE
2 uses HAVE_PIRQ_TABLE
3 uses USE_FALLBACK_IMAGE
4 uses HAVE_FALLBACK_BOOT
5 uses HAVE_HARD_RESET
6 uses HAVE_OPTION_TABLE
7 uses USE_OPTION_TABLE
8 uses CONFIG_ROM_PAYLOAD
9 uses IRQ_SLOT_COUNT
10 uses MAINBOARD
11 uses MAINBOARD_VENDOR
12 uses MAINBOARD_PART_NUMBER
13 uses COREBOOT_EXTRA_VERSION
14 uses ARCH
15 uses FALLBACK_SIZE
16 uses STACK_SIZE
17 uses HEAP_SIZE
18 uses ROM_SIZE
19 uses ROM_SECTION_SIZE
20 uses ROM_IMAGE_SIZE
21 uses ROM_SECTION_SIZE
22 uses ROM_SECTION_OFFSET
23 uses CONFIG_ROM_PAYLOAD_START
24 uses CONFIG_COMPRESSED_PAYLOAD_NRV2B
25 uses CONFIG_COMPRESSED_PAYLOAD_LZMA
26 uses CONFIG_PRECOMPRESSED_PAYLOAD
27 uses PAYLOAD_SIZE
28 uses _ROMBASE
29 uses _RAMBASE
30 uses XIP_ROM_SIZE
31 uses XIP_ROM_BASE
32 uses HAVE_MP_TABLE
33 uses CROSS_COMPILE
34 uses CC
35 uses HOSTCC
36 uses OBJCOPY
37 uses DEFAULT_CONSOLE_LOGLEVEL
38 uses MAXIMUM_CONSOLE_LOGLEVEL
39 uses CONFIG_CONSOLE_SERIAL8250
40 uses TTYS0_BAUD
41 uses TTYS0_BASE
42 uses TTYS0_LCS
43 uses CONFIG_UDELAY_TSC
44 uses CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2
45 uses CONFIG_CONSOLE_VGA
46 uses CONFIG_PCI_ROM_RUN
47 uses CONFIG_VIDEO_MB
48 uses USE_DCACHE_RAM
49 uses DCACHE_RAM_BASE
50 uses DCACHE_RAM_SIZE
51
52 ## ROM_SIZE is the size of boot ROM that this board will use.
53 default ROM_SIZE  = 256*1024
54
55 ###
56 ### Build options
57 ###
58 default CONFIG_CONSOLE_VGA=0
59 default CONFIG_VIDEO_MB=8
60 default CONFIG_PCI_ROM_RUN=0
61
62 ##
63 ## Build code for the fallback boot
64 ##
65 default HAVE_FALLBACK_BOOT=1
66
67 ##
68 ## no MP table
69 ##
70 default HAVE_MP_TABLE=0
71
72 ##
73 ## Build code to reset the motherboard from coreboot
74 ##
75 default HAVE_HARD_RESET=0
76
77 ## Delay timer options
78 ##
79 default CONFIG_UDELAY_TSC=1
80 default CONFIG_TSC_X86RDTSC_CALIBRATE_WITH_TIMER2=1
81
82 ##
83 ## Build code to export a programmable irq routing table
84 ##
85 default HAVE_PIRQ_TABLE=1
86 default IRQ_SLOT_COUNT=6
87 #object irq_tables.o
88
89 ##
90 ## Build code to export a CMOS option table
91 ##
92 default HAVE_OPTION_TABLE=0
93
94 ###
95 ### coreboot layout values
96 ###
97
98 ## ROM_IMAGE_SIZE is the amount of space to allow coreboot to occupy.
99 default ROM_IMAGE_SIZE = 65536
100 default FALLBACK_SIZE = 131072
101
102 ##
103 ## enable CACHE_AS_RAM specifics
104 ##
105 default USE_DCACHE_RAM=1
106 default DCACHE_RAM_BASE=0xc8000
107 default DCACHE_RAM_SIZE=0x08000
108
109 ##
110 ## Use a small 8K stack
111 ##
112 default STACK_SIZE=0x2000
113
114 ##
115 ## Use a small 16K heap
116 ##
117 default HEAP_SIZE=0x4000
118
119 ##
120 ## Only use the option table in a normal image
121 ##
122 #default USE_OPTION_TABLE = !USE_FALLBACK_IMAGE
123 default USE_OPTION_TABLE = 0
124
125 default _RAMBASE = 0x00004000
126
127 default CONFIG_ROM_PAYLOAD     = 1
128
129 ##
130 ## The default compiler
131 ##
132 default CROSS_COMPILE=""
133 default CC="$(CROSS_COMPILE)gcc -m32"
134 default HOSTCC="gcc"
135
136 ##
137 ## The Serial Console
138 ##
139
140 # To Enable the Serial Console
141 default CONFIG_CONSOLE_SERIAL8250=1
142
143 ## Select the serial console baud rate
144 default TTYS0_BAUD=115200
145 #default TTYS0_BAUD=57600
146 #default TTYS0_BAUD=38400
147 #default TTYS0_BAUD=19200
148 #default TTYS0_BAUD=9600
149 #default TTYS0_BAUD=4800
150 #default TTYS0_BAUD=2400
151 #default TTYS0_BAUD=1200
152
153 # Select the serial console base port
154 default TTYS0_BASE=0x3f8
155
156 # Select the serial protocol
157 # This defaults to 8 data bits, 1 stop bit, and no parity
158 default TTYS0_LCS=0x3
159
160 ##
161 ### Select the coreboot loglevel
162 ##
163 ## EMERG      1   system is unusable
164 ## ALERT      2   action must be taken immediately
165 ## CRIT       3   critical conditions
166 ## ERR        4   error conditions
167 ## WARNING    5   warning conditions
168 ## NOTICE     6   normal but significant condition
169 ## INFO       7   informational
170 ## DEBUG      8   debug-level messages
171 ## SPEW       9   Way too many details
172
173 ## Request this level of debugging output
174 default  DEFAULT_CONSOLE_LOGLEVEL=8
175 ## At a maximum only compile in this level of debugging
176 default  MAXIMUM_CONSOLE_LOGLEVEL=8
177
178 end
179