From 48ba3eee9ef1a1918119d49a832ee2120ed04f21 Mon Sep 17 00:00:00 2001 From: Bernhard Urban Date: Fri, 21 May 2010 22:32:26 +0200 Subject: [PATCH] spec: update --- spec/speck.tex | 10 ++++++---- 1 file changed, 6 insertions(+), 4 deletions(-) diff --git a/spec/speck.tex b/spec/speck.tex index c5d89c7..90d5b3f 100644 --- a/spec/speck.tex +++ b/spec/speck.tex @@ -615,11 +615,13 @@ verarbeitet werden. \emph{error} ein Schl\"usselwort in VHDL ist. \item Die Richtungen bei den Signalen \emph{p\_read} und \emph{p\_write} wurden jeweils im Modul Parser und History vertauscht. -\item Parser $\Rightarrow$ History: \emph{p\_rw} und \emph{p\_spalte} unnoetig. -\item aussagekr\"aftigere Fehlermeldungen. -\item ALU: signal \emph{opM} fuer restberechnung +\item Parser $\Rightarrow$ History: \emph{p\_rw} und \emph{p\_spalte} unn\"otig. +\item Interface: aussagekr\"aftigere Fehlermeldungen. +\item Interface: Ausgabe teilweise in Farbe und ein Prefix vor jeder Eingabe der die +Rechnungsnummer angibt. +\item ALU: signal \emph{opM} fuer Restberechnung \item Parser: Signale der ALU bleiben intern. -\item Scanner: fehler in der state-maschine: ein extriger uebergang von +\item Scanner: Fehler in der state-maschine: ein extriger uebergang von \emph{read} auf \emph{\"ubernehmen} ist n\"otig um leerzeichen \"ubernehmen zu k\"oennen. \item History $\Rightarrow$ Display: ein zus\"atzliches Signal \emph{d\_new\_bs}. -- 2.25.1