spass und so

testfaelle

HAHA speck!!!1111

:p

neue folien

debouncing example

spec: dies und das

sm: rs232

sm: rs232 gemovt

sm: rs232 receive

sm: display

ein paar kleinere fixes

modifizierter fabb patch

sm: display prep

statemachine: pc-komm

sections ein wenig herumgebastelt...

... ist angenehmer wenn man die interfaces auch im index hat!

statemachine: alu (nix aufregendes)

don't panic: nur in der reihenfolge herumgewurschtelt

detailed desc: history

tabellen: display und pc-komm

ausserdem TODO geupdatet

tabellen: history, parser und alu

tabellen: PS/2 und RS232

tabellen vorlage

\THEAD bekommt zwei parameter und macht header
\TEND schliesst Tabelle ab
\ZE macht zeilenumbruch + \hline

landscape

doc: cooles ebook

statemachine: parser, whitespace fix

statemachine: parser

ich habs mir in C nachprogrammiert, zumindest rechnerisch passt es.
visuell ist es irgendwie nicht so toll... :(

sequenzdiagramme gehen so recht und schlecht in dia.
achja: wenn man die dia files nicht komprimiert, sind es versionierbare klartext xml files.

statemachine: parser und noch ein paar kleiner fixes

@ALU:
syntax: <opcode, operand1, operand2>
wobei operand2 gleichzeitig der output ist (AT&T style \o/)
ausserdem ist ein enum praktisch fuer opcodes (haben wir heute in
der VO gelernt)

statemachine: scanner

todo: ein paar reqs fehlen imho noch

todo

anonymize

one goes in, one goes out

Merge branch 'master' of wien.tomnetworks.com:hwmod

ports, direction yet missing

don't ignore pdf's and push them

Merge branch 'master' of wien.tomnetworks.com:hwmod

behaviour in progress

more docs
"""
Hallo,

wir haben heute den VHDL-Source für die bereitgestellten IP-Cores auf die LVA-Webseite gestellt. Die Sourcen sind unter folgendem Link downloadbar:

http://ti.tuwien.ac.at/ecs/teaching/courses/hwmod/HwModeling/ipcores-source.zip

Da es ja jetzt bald mit der VHDL-Implementierung losgeht, haben wir auch noch zwei zusätzliche VHDL-Referenzen verlinkt:

Eine VHDL Syntax-Referenz sowie eine kurze Zusammenfassung der Funktionen und Typen der gängigen IEEE-Packages (std_logic_1164, numeric_std). Diese beiden Dokumente sind sehr kompakt und eignen sich daher sehr gut zum Nachschlagen. Hinweis: Das zweite Dokument beschreibt auch die proprietären Packages von Synopsys und Mentor. Diese Packages sind aber nicht standardisiert und sollten daher nicht verwendet werden! Hier die Links:

http://vega.unitbv.ro/~nicula/asd/resources/vhdl_ref.pdf
http://vega.unitbv.ro/~nicula/asd/resources/1164pkg.pdf

Nicht vergessen: Die Abgabe-Deadline für die erste Version des Spezifikations-Dokumentes ist am Freitag, dem 26.3. Bitte für den Review-Prozess die Namen der Autoren bzw. die Gruppennummer auf der Titelseite weglassen.

lg
Jakob
"""

requirements enough?

pstricks: kleines beispiel vom herrn perner und makefile spass von mir

schaut ganz nett aus...

slides renaming

arch simplify

compilefix und png geaddet

windows und so

Merge branch 'master' of wien.tomnetworks.com:hwmod

wok flow

makefile fun

latex math typo

new arch

architekturüberlegungen

some not-yet-really-creative stuff

spec: brainspam

already in 'doc/folien'

one place for all my love

you know what i mean?

some latex experiments.
if you don't like the titlepage having page number 0, ok...

wonderfully

doc: die schon praesentierten folien hinzugefuegt

warum nicht gleich alle? auf der lva seite steht:
"Achtung: Die Folien können sich noch geringfügig im Laufe des Semsters ändern!"

spec: vorlage

doc: von lva seite