spec: update

diff --git a/spec/speck.tex b/spec/speck.tex
index c5d89c74ec4efbf095fb344f52b88ac12172acbd..90d5b3f9b08e86d7554b280362cff15951a638fa 100644 (file)
--- a/spec/speck.tex
+++ b/spec/speck.tex
@@ -615,11 +615,13 @@ verarbeitet werden.
 \emph{error} ein Schl\"usselwort in VHDL ist.
 \item Die Richtungen bei den Signalen \emph{p\_read} und \emph{p\_write} wurden
 jeweils im Modul Parser und History vertauscht.
-\item Parser $\Rightarrow$ History: \emph{p\_rw} und \emph{p\_spalte} unnoetig.
-\item aussagekr\"aftigere Fehlermeldungen.
-\item ALU: signal \emph{opM} fuer restberechnung
+\item Parser $\Rightarrow$ History: \emph{p\_rw} und \emph{p\_spalte} unn\"otig.
+\item Interface: aussagekr\"aftigere Fehlermeldungen.
+\item Interface: Ausgabe teilweise in Farbe und ein Prefix vor jeder Eingabe der die
+Rechnungsnummer angibt.
+\item ALU: signal \emph{opM} fuer Restberechnung
 \item Parser: Signale der ALU bleiben intern.
-\item Scanner: fehler in der state-maschine: ein extriger uebergang von
+\item Scanner: Fehler in der state-maschine: ein extriger uebergang von
 \emph{read} auf \emph{\"ubernehmen} ist n\"otig um leerzeichen \"ubernehmen zu
 k\"oennen.
 \item History $\Rightarrow$ Display: ein zus\"atzliches Signal \emph{d\_new\_bs}.