alu/div: dision in hardwaregerechte art und weise
authorBernhard Urban <lewurm@gmail.com>
Sun, 11 Apr 2010 03:03:44 +0000 (05:03 +0200)
committerBernhard Urban <lewurm@gmail.com>
Sun, 11 Apr 2010 03:04:19 +0000 (05:04 +0200)
commita302dda905ac28ab6ac54649be070880002388b1
tree35c9c3c85acfefae34deb3574896d3f5c3c751bb
parent8b036ef70262c5a6071fe214fc9984ec5a0d7b0c
alu/div: dision in hardwaregerechte art und weise

... trotzdem sind knappe 25% der logic elemente im quartus belegt :(
(zwar fuer ein kleineres fpga, aber das im tilab hat afaik 'nur' doppelt so viele)
immerhin laeuft das design mit 65.70MHz (33MHz muessen wir schaffen), klingt aber auch nicht so toll :/
quartus/project.tcl [changed mode: 0644->0755]
src/alu.do
src/alu.vhd
src/alu_tb.vhd
src/gen_pkg.vhd