uart_tx: testbench done

[hwmod.git] / src / TODO

diff --git a/src/TODO b/src/TODO
index 08541c6eff6f5192015417762e3488f8ba27afc7..f71752a73b4df4c12b5c35db201e1719f788713a 100644 (file)
--- a/src/TODO
+++ b/src/TODO
@@ -5,23 +5,33 @@
 - rs232/pc-kommunikation: RAM dumpen
 
 
-- alu postlayout noch an die neue alu anpassen (... wenn das projekt final is),
-  dass ma eine postlayoutsim bei der abgabe zum herzeigen haben
+- uart rx oversampling, uart rx synchronizen (vlg. debouncing/sync*.vhd)
 
 
-- scanner rewrite: nicht bei key-release sondern bei key-pressed
-       o vorteil: man kann auf der taste drauf bleiben und man kann
-         keine zahlen mehr mit den coursertasten eingeben
+- postlayout: nochmal testen obs im tilab wirklich ned geht.
+
+
+- gen_pkg: unsigned fuer hspalte, hzeile
+
+== BUGS ==
+- warum ist in beh_history s_done und finished manchmal 'X'?
 
-- uart rx oversampling, uart rx synchronizen (vlg. debouncing/sync*.vhd)
 
 == low prio ==
-- mehr testfaelle fuer alu/scanner/parser
-- parser refactor
 - logic elements eliminieren
 
 == jakob/thomas fragen ==
 - sram warning @ quartus
 - coverage fuer abgabe noetig?
 - bei -cover funktioniert 's' nicht, siehe http://pastebin.com/p8RwNk7j
-- wo sieht man f_max im quartus?
+- wie detailiert muessen die screenshots der simulationen sein?
+- warum ist auf seite 14 im foliensatz "VHDL_Architecture" "directly at
+  instantation" durchgestrichen? :/ (wird so ziemlich ueberall verwendet hier)
+
+
+== FAQ =
+Q: wo sieht man f_max im quartus?
+A: in der project_gen.tcl die zeile 
+       > set_global_assignment -name FMAX_REQUIREMENT "33.33 MHz" -section_id sys_clk
+   entfernen und danach das quartus projekt neu erstellen. danach sollte fmax im
+   timing report ersichtlich sein.