beh_history: bla, was hatten wir heute gelernt? signale mehrfach treiben ist boese!

[hwmod.git] / src / TODO

diff --git a/src/TODO b/src/TODO
index f71752a73b4df4c12b5c35db201e1719f788713a..f3e16def36c80a1b72c31548ea5620dd291a0a62 100644 (file)
--- a/src/TODO
+++ b/src/TODO
@@ -1,21 +1,11 @@
-- debounce fuer sys_res_n und btnA -- einfach die debounce entity vom example
-  hernehmen
+- debounce fuer btnA -- einfach die debounce entity vom example hernehmen
 
 
 - rs232/pc-kommunikation: RAM dumpen
 
 
-- uart rx oversampling, uart rx synchronizen (vlg. debouncing/sync*.vhd)
-
-
-- postlayout: nochmal testen obs im tilab wirklich ned geht.
-
-
 - gen_pkg: unsigned fuer hspalte, hzeile
 
-== BUGS ==
-- warum ist in beh_history s_done und finished manchmal 'X'?
-
 
 == low prio ==
 - logic elements eliminieren
@@ -27,6 +17,8 @@
 - wie detailiert muessen die screenshots der simulationen sein?
 - warum ist auf seite 14 im foliensatz "VHDL_Architecture" "directly at
   instantation" durchgestrichen? :/ (wird so ziemlich ueberall verwendet hier)
+- postlayout: geht im tilab nicht... reicht screenshot?
+
 
 
 == FAQ =