-- einheitliche clock in den testbenches
-- "features" die in der vorlesung erwaehnt worden sind einbauen
-- alu postlayout fix (noch immer ein grosses fragezeichen was da nicht passt)
+- debounce fuer sys_res_n und btnA -- einfach die debounce entity vom example
+ hernehmen
+
+
+- rs232/pc-kommunikation: RAM dumpen
+
+
+- alu postlayout noch an die neue alu anpassen (... wenn das projekt final is),
+ dass ma eine postlayoutsim bei der abgabe zum herzeigen haben
+
+
+- scanner rewrite: nicht bei key-release sondern bei key-pressed
+ o vorteil: man kann auf der taste drauf bleiben und man kann
+ keine zahlen mehr mit den coursertasten eingeben
+
+- uart rx oversampling, uart rx synchronizen (vlg. debouncing/sync*.vhd)
+
+== low prio ==
+- mehr testfaelle fuer alu/scanner/parser
+- parser refactor
+- logic elements eliminieren