src/TODO

   1 == low prio ==
   2 - logic elements eliminieren
   3
   4 == jakob/thomas fragen ==
   5 - sram warning @ quartus => duerfen wir ignorieren
   6
   7 - coverage fuer abgabe noetig? => nein
   8
   9 - bei -cover funktioniert 's' nicht, siehe http://pastebin.com/p8RwNk7j => keine
  10   ahnung, wenns geht minimalbeispiel machen
  11
  12 - wie detailiert muessen die screenshots der simulationen sein? => man soll was
  13   erkennen und erklaeren koennen dazu.
  14
  15 - warum ist auf seite 14 im foliensatz "VHDL_Architecture" "directly at
  16   instantation" durchgestrichen? :/ (wird so ziemlich ueberall verwendet hier)
  17   => deprecated und man soll mindestens component definitionen fuer alle module
  18   machen
  19
  20 - postlayout: geht im tilab nicht... reicht screenshot? => ja
  21
  22
  23
  24 == FAQ =
  25 Q: wo sieht man f_max im quartus?
  26 A: in der project_gen.tcl die zeile
  27         > set_global_assignment -name FMAX_REQUIREMENT "33.33 MHz" -section_id sys_clk
  28    entfernen und danach das quartus projekt neu erstellen. danach sollte fmax im
  29    timing report ersichtlich sein.