bsp3/Designflow/src/vpll.bsf

   1 /*\r
   2 WARNING: Do NOT edit the input and output ports in this file in a text\r
   3 editor if you plan to continue editing the block that represents it in\r
   4 the Block Editor! File corruption is VERY likely to occur.\r
   5 */\r
   6 /*\r
   7 Copyright (C) 1991-2004 Altera Corporation\r
   8 Any  megafunction  design,  and related netlist (encrypted  or  decrypted),\r
   9 support information,  device programming or simulation file,  and any other\r
  10 associated  documentation or information  provided by  Altera  or a partner\r
  11 under  Altera's   Megafunction   Partnership   Program  may  be  used  only\r
  12 to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any\r
  13 other  use  of such  megafunction  design,  netlist,  support  information,\r
  14 device programming or simulation file,  or any other  related documentation\r
  15 or information  is prohibited  for  any  other purpose,  including, but not\r
  16 limited to  modification,  reverse engineering,  de-compiling, or use  with\r
  17 any other  silicon devices,  unless such use is  explicitly  licensed under\r
  18 a separate agreement with  Altera  or a megafunction partner.  Title to the\r
  19 intellectual property,  including patents,  copyrights,  trademarks,  trade\r
  20 secrets,  or maskworks,  embodied in any such megafunction design, netlist,\r
  21 support  information,  device programming or simulation file,  or any other\r
  22 related documentation or information provided by  Altera  or a megafunction\r
  23 partner, remains with Altera, the megafunction partner, or their respective\r
  24 licensors. No other licenses, including any licenses needed under any third\r
  25 party's intellectual property, are provided herein.\r
  26 */\r
  27 (header "symbol" (version "1.1"))\r
  28 (symbol\r
  29         (rect 16 16 112 112)\r
  30         (text "vpll" (rect 5 0 22 12)(font "Arial" ))\r
  31         (text "inst" (rect 8 80 25 92)(font "Arial" ))\r
  32         (port\r
  33                 (pt 0 32)\r
  34                 (input)\r
  35                 (text "inclk0" (rect 0 0 28 12)(font "Arial" ))\r
  36                 (text "inclk0" (rect 21 27 49 39)(font "Arial" ))\r
  37                 (line (pt 0 32)(pt 16 32)(line_width 1))\r
  38         )\r
  39         (port\r
  40                 (pt 96 32)\r
  41                 (output)\r
  42                 (text "c0" (rect 0 0 11 12)(font "Arial" ))\r
  43                 (text "c0" (rect 64 27 75 39)(font "Arial" ))\r
  44                 (line (pt 96 32)(pt 80 32)(line_width 1))\r
  45         )\r
  46         (drawing\r
  47                 (rectangle (rect 16 16 80 80)(line_width 1))\r
  48         )\r
  49 )\r