4er slot (3. bsp fertig)
[dide_16.git] / bsp3 / Designflow / ppr / sim / vga.tan.summary
1 --------------------------------------------------------------------------------------
2 Timing Analyzer Summary
3 --------------------------------------------------------------------------------------
4
5 Type           : Worst-case tsu
6 Slack          : N/A
7 Required Time  : None
8 Actual Time    : 6.710 ns
9 From           : reset_pin
10 To             : vga_driver:vga_driver_unit|hsync_state_3
11 From Clock     : --
12 To Clock       : clk_pin
13 Failed Paths   : 0
14
15 Type           : Worst-case tco
16 Slack          : N/A
17 Required Time  : None
18 Actual Time    : 10.979 ns
19 From           : dly_counter[0]
20 To             : seven_seg_pin[1]
21 From Clock     : clk_pin
22 To Clock       : --
23 Failed Paths   : 0
24
25 Type           : Worst-case tpd
26 Slack          : N/A
27 Required Time  : None
28 Actual Time    : 13.335 ns
29 From           : reset_pin
30 To             : seven_seg_pin[1]
31 From Clock     : --
32 To Clock       : --
33 Failed Paths   : 0
34
35 Type           : Worst-case th
36 Slack          : N/A
37 Required Time  : None
38 Actual Time    : -3.134 ns
39 From           : reset_pin
40 To             : vga_driver:vga_driver_unit|h_sync
41 From Clock     : --
42 To Clock       : clk_pin
43 Failed Paths   : 0
44
45 Type           : Clock Setup: 'clk_pin'
46 Slack          : N/A
47 Required Time  : None
48 Actual Time    : 191.53 MHz ( period = 5.221 ns )
49 From           : vga_driver:vga_driver_unit|vsync_counter_4
50 To             : vga_driver:vga_driver_unit|vsync_state_3
51 From Clock     : clk_pin
52 To Clock       : clk_pin
53 Failed Paths   : 0
54
55 Type           : Total number of failed paths
56 Slack          : 
57 Required Time  : 
58 Actual Time    : 
59 From           : 
60 To             : 
61 From Clock     : 
62 To Clock       : 
63 Failed Paths   : 0
64
65 --------------------------------------------------------------------------------------
66