bsp3/Designflow/ppr/sim/vga.fit.summary

   1 Fitter Status : Successful - Thu Oct 29 17:00:26 2009
   2 Quartus II Version : 9.0 Build 132 02/25/2009 SJ Full Version
   3 Revision Name : vga
   4 Top-level Entity Name : vga
   5 Family : Stratix
   6 Device : EP1S25F672C6
   7 Timing Models : Final
   8 Total logic elements : 141 / 25,660 ( < 1 % )
   9 Total pins : 91 / 474 ( 19 % )
  10 Total virtual pins : 0
  11 Total memory bits : 0 / 1,944,576 ( 0 % )
  12 DSP block 9-bit elements : 0 / 80 ( 0 % )
  13 Total PLLs : 0 / 6 ( 0 % )
  14 Total DLLs : 0 / 2 ( 0 % )