2 Thu Oct 29 17:00:26 2009
3 Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version
12 4. Parallel Compilation
13 5. Incremental Compilation Preservation Summary
14 6. Incremental Compilation Partition Settings
15 7. Incremental Compilation Placement Preservation
17 9. Fitter Resource Usage Summary
22 14. Output Pin Default Load For Reported TCO
23 15. Fitter Resource Utilization by Entity
24 16. Delay Chain Summary
25 17. Pad To Core Delay Chain Fanout
27 19. Global & Other Fast Signals
28 20. Non-Global High Fan-Out Signals
29 21. Interconnect Usage Summary
30 22. LAB Logic Elements
32 24. LAB Signals Sourced
33 25. LAB Signals Sourced Out
34 26. LAB Distinct Inputs
35 27. Fitter Device Options
36 28. Estimated Delay Added for Hold Timing
38 30. Fitter Suppressed Messages
45 Copyright (C) 1991-2009 Altera Corporation
46 Your use of Altera Corporation's design tools, logic functions
47 and other software and tools, and its AMPP partner logic
48 functions, and any output files from any of the foregoing
49 (including device programming or simulation files), and any
50 associated documentation or information are expressly subject
51 to the terms and conditions of the Altera Program License
52 Subscription Agreement, Altera MegaCore Function License
53 Agreement, or other applicable license agreement, including,
54 without limitation, that your use is for the sole purpose of
55 programming logic devices manufactured by Altera and sold by
56 Altera or its authorized distributors. Please refer to the
57 applicable agreement for further details.
61 +---------------------------------------------------------------------+
63 +--------------------------+------------------------------------------+
64 ; Fitter Status ; Successful - Thu Oct 29 17:00:26 2009 ;
65 ; Quartus II Version ; 9.0 Build 132 02/25/2009 SJ Full Version ;
66 ; Revision Name ; vga ;
67 ; Top-level Entity Name ; vga ;
69 ; Device ; EP1S25F672C6 ;
70 ; Timing Models ; Final ;
71 ; Total logic elements ; 141 / 25,660 ( < 1 % ) ;
72 ; Total pins ; 91 / 474 ( 19 % ) ;
73 ; Total virtual pins ; 0 ;
74 ; Total memory bits ; 0 / 1,944,576 ( 0 % ) ;
75 ; DSP block 9-bit elements ; 0 / 80 ( 0 % ) ;
76 ; Total PLLs ; 0 / 6 ( 0 % ) ;
77 ; Total DLLs ; 0 / 2 ( 0 % ) ;
78 +--------------------------+------------------------------------------+
81 +--------------------------------------------------------------------------------------------------------------------------------------+
83 +--------------------------------------------------------------------+--------------------------------+--------------------------------+
84 ; Option ; Setting ; Default Value ;
85 +--------------------------------------------------------------------+--------------------------------+--------------------------------+
86 ; Device ; EP1S25F672C6 ; ;
87 ; Fit Attempts to Skip ; 0 ; 0.0 ;
88 ; Use smart compilation ; Off ; Off ;
89 ; Use TimeQuest Timing Analyzer ; Off ; Off ;
90 ; Router Timing Optimization Level ; Normal ; Normal ;
91 ; Placement Effort Multiplier ; 1.0 ; 1.0 ;
92 ; Router Effort Multiplier ; 1.0 ; 1.0 ;
93 ; Optimize Hold Timing ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
94 ; Optimize Multi-Corner Timing ; Off ; Off ;
95 ; Optimize Timing ; Normal compilation ; Normal compilation ;
96 ; Optimize Timing for ECOs ; Off ; Off ;
97 ; Regenerate full fit report during ECO compiles ; Off ; Off ;
98 ; Optimize IOC Register Placement for Timing ; On ; On ;
99 ; Limit to One Fitting Attempt ; Off ; Off ;
100 ; Final Placement Optimizations ; Automatically ; Automatically ;
101 ; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ;
102 ; Fitter Initial Placement Seed ; 1 ; 1 ;
103 ; Slow Slew Rate ; Off ; Off ;
104 ; PCI I/O ; Off ; Off ;
105 ; Weak Pull-Up Resistor ; Off ; Off ;
106 ; Enable Bus-Hold Circuitry ; Off ; Off ;
107 ; Auto Global Memory Control Signals ; Off ; Off ;
108 ; Auto Packed Registers ; Auto ; Auto ;
109 ; Auto Delay Chains ; On ; On ;
110 ; Auto Merge PLLs ; On ; On ;
111 ; Perform Physical Synthesis for Combinational Logic for Performance ; Off ; Off ;
112 ; Perform Register Duplication for Performance ; Off ; Off ;
113 ; Perform Register Retiming for Performance ; Off ; Off ;
114 ; Perform Asynchronous Signal Pipelining ; Off ; Off ;
115 ; Fitter Effort ; Auto Fit ; Auto Fit ;
116 ; Physical Synthesis Effort Level ; Normal ; Normal ;
117 ; Logic Cell Insertion - Logic Duplication ; Auto ; Auto ;
118 ; Auto Register Duplication ; Auto ; Auto ;
119 ; Auto Global Clock ; On ; On ;
120 ; Auto Global Register Control Signals ; On ; On ;
121 ; Stop After Congestion Map Generation ; Off ; Off ;
122 ; Save Intermediate Fitting Results ; Off ; Off ;
123 ; Force Fitter to Avoid Periphery Placement Warnings ; Off ; Off ;
124 +--------------------------------------------------------------------+--------------------------------+--------------------------------+
127 +------------------------------------------+
128 ; Parallel Compilation ;
129 +----------------------------+-------------+
130 ; Processors ; Number ;
131 +----------------------------+-------------+
132 ; Number detected on machine ; 2 ;
133 ; Maximum allowed ; 2 ;
135 ; Average used ; 1.13 ;
138 ; Usage by Processor ; % Time Used ;
139 ; 1 processor ; 100.0% ;
140 ; 2 processors ; 6.9% ;
141 +----------------------------+-------------+
144 +----------------------------------------------+
145 ; Incremental Compilation Preservation Summary ;
146 +-------------------------+--------------------+
148 +-------------------------+--------------------+
150 ; -- Requested ; 0 / 234 ( 0.00 % ) ;
151 ; -- Achieved ; 0 / 234 ( 0.00 % ) ;
153 ; Routing (by Connection) ; ;
154 ; -- Requested ; 0 / 0 ( 0.00 % ) ;
155 ; -- Achieved ; 0 / 0 ( 0.00 % ) ;
156 +-------------------------+--------------------+
159 +--------------------------------------------------------------------------------------------------------------------------------------------------+
160 ; Incremental Compilation Partition Settings ;
161 +----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
162 ; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
163 +----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
164 ; Top ; User-created ; Source File ; N/A ; Source File ; N/A ; ;
165 +----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
168 +--------------------------------------------------------------------------------------------+
169 ; Incremental Compilation Placement Preservation ;
170 +----------------+---------+-------------------+-------------------------+-------------------+
171 ; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
172 +----------------+---------+-------------------+-------------------------+-------------------+
173 ; Top ; 234 ; 0 ; N/A ; Source File ;
174 +----------------+---------+-------------------+-------------------------+-------------------+
180 The pin-out file can be found in /homes/burban/didelu/dide_16/bsp3/Designflow/ppr/sim/vga.pin.
183 +-----------------------------------------------------------------------------------------------+
184 ; Fitter Resource Usage Summary ;
185 +---------------------------------------------+-------------------------------------------------+
187 +---------------------------------------------+-------------------------------------------------+
188 ; Total logic elements ; 141 / 25,660 ( < 1 % ) ;
189 ; -- Combinational with no register ; 79 ;
190 ; -- Register only ; 0 ;
191 ; -- Combinational with a register ; 62 ;
193 ; Logic element usage by number of LUT inputs ; ;
194 ; -- 4 input functions ; 53 ;
195 ; -- 3 input functions ; 32 ;
196 ; -- 2 input functions ; 54 ;
197 ; -- 1 input functions ; 1 ;
198 ; -- 0 input functions ; 1 ;
200 ; Logic elements by mode ; ;
201 ; -- normal mode ; 107 ;
202 ; -- arithmetic mode ; 34 ;
204 ; -- register cascade mode ; 0 ;
205 ; -- synchronous clear/load mode ; 49 ;
206 ; -- asynchronous clear/load mode ; 3 ;
208 ; Total registers ; 62 / 28,424 ( < 1 % ) ;
209 ; Total LABs ; 18 / 2,566 ( < 1 % ) ;
210 ; Logic elements in carry chains ; 40 ;
211 ; User inserted logic elements ; 0 ;
213 ; I/O pins ; 91 / 474 ( 19 % ) ;
214 ; -- Clock pins ; 1 / 16 ( 6 % ) ;
215 ; Global signals ; 2 ;
216 ; M512s ; 0 / 224 ( 0 % ) ;
217 ; M4Ks ; 0 / 138 ( 0 % ) ;
218 ; M-RAMs ; 0 / 2 ( 0 % ) ;
219 ; Total memory bits ; 0 / 1,944,576 ( 0 % ) ;
220 ; Total RAM block bits ; 0 / 1,944,576 ( 0 % ) ;
221 ; DSP block 9-bit elements ; 0 / 80 ( 0 % ) ;
222 ; PLLs ; 0 / 6 ( 0 % ) ;
223 ; Global clocks ; 2 / 16 ( 13 % ) ;
224 ; Regional clocks ; 0 / 16 ( 0 % ) ;
225 ; Fast regional clocks ; 0 / 8 ( 0 % ) ;
226 ; SERDES transmitters ; 0 / 78 ( 0 % ) ;
227 ; SERDES receivers ; 0 / 78 ( 0 % ) ;
228 ; JTAGs ; 0 / 1 ( 0 % ) ;
229 ; CRC blocks ; 0 / 1 ( 0 % ) ;
230 ; Remote update blocks ; 0 / 1 ( 0 % ) ;
231 ; Average interconnect usage (total/H/V) ; 0% / 0% / 0% ;
232 ; Peak interconnect usage (total/H/V) ; 1% / 1% / 1% ;
233 ; Maximum fan-out node ; clk_pin ;
234 ; Maximum fan-out ; 63 ;
235 ; Highest non-global fan-out signal ; vga_driver:vga_driver_unit|un9_hsync_counterlt9 ;
236 ; Highest non-global fan-out ; 11 ;
237 ; Total fan-out ; 677 ;
238 ; Average fan-out ; 2.91 ;
239 +---------------------------------------------+-------------------------------------------------+
242 +-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
244 +-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
245 ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
246 +-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
247 ; clk_pin ; R3 ; 1 ; 0 ; 21 ; 0 ; 63 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
248 ; reset_pin ; K2 ; 2 ; 0 ; 35 ; 2 ; 9 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; Fitter ;
249 +-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
252 +-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
254 +----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
255 ; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
256 +----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
257 ; b0_pin ; B8 ; 3 ; 14 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
258 ; b1_pin ; A7 ; 3 ; 14 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
259 ; d_b ; F7 ; 3 ; 14 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
260 ; d_column_counter[0] ; L6 ; 2 ; 0 ; 32 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
261 ; d_column_counter[1] ; L7 ; 2 ; 0 ; 32 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
262 ; d_column_counter[2] ; L4 ; 2 ; 0 ; 33 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
263 ; d_column_counter[3] ; C11 ; 3 ; 25 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
264 ; d_column_counter[4] ; Y11 ; 8 ; 29 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
265 ; d_column_counter[5] ; AD11 ; 8 ; 29 ; 0 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
266 ; d_column_counter[6] ; E11 ; 3 ; 31 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
267 ; d_column_counter[7] ; AB11 ; 8 ; 25 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
268 ; d_column_counter[8] ; F10 ; 3 ; 23 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
269 ; d_column_counter[9] ; A8 ; 3 ; 17 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
270 ; d_g ; W10 ; 8 ; 23 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
271 ; d_h_enable ; M6 ; 2 ; 0 ; 31 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
272 ; d_hsync ; AB13 ; 11 ; 37 ; 0 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
273 ; d_hsync_counter[0] ; C10 ; 3 ; 21 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
274 ; d_hsync_counter[1] ; L2 ; 2 ; 0 ; 33 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
275 ; d_hsync_counter[2] ; K8 ; 2 ; 0 ; 34 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
276 ; d_hsync_counter[3] ; L5 ; 2 ; 0 ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
277 ; d_hsync_counter[4] ; AC11 ; 8 ; 27 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
278 ; d_hsync_counter[5] ; L3 ; 2 ; 0 ; 33 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
279 ; d_hsync_counter[6] ; H10 ; 3 ; 27 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
280 ; d_hsync_counter[7] ; A10 ; 3 ; 23 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
281 ; d_hsync_counter[8] ; D11 ; 3 ; 25 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
282 ; d_hsync_counter[9] ; B10 ; 3 ; 21 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
283 ; d_hsync_state[0] ; K5 ; 2 ; 0 ; 34 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
284 ; d_hsync_state[1] ; AF12 ; 8 ; 33 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
285 ; d_hsync_state[2] ; G10 ; 3 ; 23 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
286 ; d_hsync_state[3] ; E10 ; 3 ; 23 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
287 ; d_hsync_state[4] ; K6 ; 2 ; 0 ; 34 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
288 ; d_hsync_state[5] ; G7 ; 3 ; 17 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
289 ; d_hsync_state[6] ; AE11 ; 8 ; 25 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
290 ; d_line_counter[0] ; G11 ; 3 ; 29 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
291 ; d_line_counter[1] ; K1 ; 2 ; 0 ; 35 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
292 ; d_line_counter[2] ; A9 ; 3 ; 21 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
293 ; d_line_counter[3] ; J8 ; 2 ; 0 ; 35 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
294 ; d_line_counter[4] ; K9 ; 2 ; 0 ; 35 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
295 ; d_line_counter[5] ; D10 ; 3 ; 21 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
296 ; d_line_counter[6] ; G9 ; 3 ; 23 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
297 ; d_line_counter[7] ; F9 ; 3 ; 21 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
298 ; d_line_counter[8] ; AA11 ; 8 ; 31 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
299 ; d_r ; AB10 ; 8 ; 23 ; 0 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
300 ; d_set_column_counter ; AD12 ; 8 ; 33 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
301 ; d_set_hsync_counter ; A12 ; 3 ; 33 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
302 ; d_set_line_counter ; B9 ; 3 ; 17 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
303 ; d_set_vsync_counter ; K25 ; 5 ; 79 ; 35 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
304 ; d_state_clk ; N8 ; 2 ; 0 ; 28 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
305 ; d_v_enable ; C9 ; 3 ; 17 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
306 ; d_vsync ; J19 ; 5 ; 79 ; 35 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
307 ; d_vsync_counter[0] ; E12 ; 9 ; 37 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
308 ; d_vsync_counter[1] ; C15 ; 4 ; 50 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
309 ; d_vsync_counter[2] ; D16 ; 4 ; 54 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
310 ; d_vsync_counter[3] ; B16 ; 4 ; 52 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
311 ; d_vsync_counter[4] ; H16 ; 4 ; 50 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
312 ; d_vsync_counter[5] ; F14 ; 9 ; 37 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
313 ; d_vsync_counter[6] ; F15 ; 4 ; 46 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
314 ; d_vsync_counter[7] ; F13 ; 9 ; 37 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
315 ; d_vsync_counter[8] ; E13 ; 9 ; 37 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
316 ; d_vsync_counter[9] ; E14 ; 9 ; 37 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
317 ; d_vsync_state[0] ; AA13 ; 11 ; 37 ; 0 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
318 ; d_vsync_state[1] ; E9 ; 3 ; 17 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
319 ; d_vsync_state[2] ; F12 ; 9 ; 37 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
320 ; d_vsync_state[3] ; AA12 ; 11 ; 37 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
321 ; d_vsync_state[4] ; B11 ; 3 ; 29 ; 47 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
322 ; d_vsync_state[5] ; K7 ; 2 ; 0 ; 34 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
323 ; d_vsync_state[6] ; C12 ; 3 ; 33 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
324 ; g0_pin ; AA10 ; 8 ; 23 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
325 ; g1_pin ; AF10 ; 8 ; 23 ; 0 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
326 ; g2_pin ; Y10 ; 8 ; 23 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
327 ; hsync_pin ; AB14 ; 11 ; 37 ; 0 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
328 ; r0_pin ; AF9 ; 8 ; 21 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
329 ; r1_pin ; AA9 ; 8 ; 21 ; 0 ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
330 ; r2_pin ; AD10 ; 8 ; 21 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
331 ; seven_seg_pin[0] ; D18 ; 4 ; 65 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
332 ; seven_seg_pin[10] ; M4 ; 2 ; 0 ; 30 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
333 ; seven_seg_pin[11] ; M7 ; 2 ; 0 ; 31 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
334 ; seven_seg_pin[12] ; J1 ; 2 ; 0 ; 38 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
335 ; seven_seg_pin[13] ; C18 ; 4 ; 65 ; 47 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
336 ; seven_seg_pin[1] ; M9 ; 2 ; 0 ; 29 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
337 ; seven_seg_pin[2] ; K4 ; 2 ; 0 ; 37 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
338 ; seven_seg_pin[3] ; B19 ; 4 ; 67 ; 47 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
339 ; seven_seg_pin[4] ; C19 ; 4 ; 67 ; 47 ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
340 ; seven_seg_pin[5] ; B18 ; 4 ; 65 ; 47 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
341 ; seven_seg_pin[6] ; F20 ; 4 ; 65 ; 47 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
342 ; seven_seg_pin[7] ; J6 ; 2 ; 0 ; 38 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
343 ; seven_seg_pin[8] ; J2 ; 2 ; 0 ; 38 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
344 ; seven_seg_pin[9] ; K3 ; 2 ; 0 ; 37 ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
345 ; vsync_pin ; J20 ; 5 ; 79 ; 35 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; Fitter ; 10 pF ;
346 +----------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
349 +------------------------------------------------------------+
351 +----------+------------------+---------------+--------------+
352 ; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
353 +----------+------------------+---------------+--------------+
354 ; 1 ; 1 / 61 ( 2 % ) ; 3.3V ; -- ;
355 ; 2 ; 24 / 59 ( 41 % ) ; 3.3V ; -- ;
356 ; 3 ; 26 / 54 ( 48 % ) ; 3.3V ; -- ;
357 ; 4 ; 12 / 56 ( 21 % ) ; 3.3V ; -- ;
358 ; 5 ; 3 / 59 ( 5 % ) ; 3.3V ; -- ;
359 ; 6 ; 0 / 61 ( 0 % ) ; 3.3V ; -- ;
360 ; 7 ; 0 / 57 ( 0 % ) ; 3.3V ; -- ;
361 ; 8 ; 16 / 54 ( 30 % ) ; 3.3V ; -- ;
362 ; 9 ; 6 / 6 ( 100 % ) ; 3.3V ; -- ;
363 ; 11 ; 4 / 6 ( 67 % ) ; 3.3V ; -- ;
364 +----------+------------------+---------------+--------------+
367 +----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
369 +----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
370 ; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; Termination ; User Assignment ; Bus Hold ; Weak Pull Up ;
371 +----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
372 ; A2 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
373 ; A3 ; 733 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
374 ; A4 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
375 ; A5 ; 725 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
376 ; A6 ; 717 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
377 ; A7 ; 703 ; 3 ; b1_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
378 ; A8 ; 702 ; 3 ; d_column_counter[9] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
379 ; A9 ; 695 ; 3 ; d_line_counter[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
380 ; A10 ; 684 ; 3 ; d_hsync_counter[7] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
381 ; A11 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
382 ; A12 ; 656 ; 3 ; d_set_hsync_counter ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
383 ; A13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
384 ; A14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
385 ; A15 ; 640 ; 4 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
386 ; A16 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
387 ; A17 ; 602 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
388 ; A18 ; 589 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
389 ; A19 ; 579 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
390 ; A20 ; 571 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
391 ; A21 ; 564 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
392 ; A22 ; 554 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
393 ; A23 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
394 ; A24 ; 552 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
395 ; A25 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
396 ; AA1 ; 158 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
397 ; AA2 ; 157 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
398 ; AA3 ; 160 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
399 ; AA4 ; 159 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
400 ; AA5 ; 155 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
401 ; AA6 ; 154 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
402 ; AA7 ; 195 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
403 ; AA8 ; 214 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
404 ; AA9 ; 223 ; 8 ; r1_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
405 ; AA10 ; 227 ; 8 ; g0_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
406 ; AA11 ; 251 ; 8 ; d_line_counter[8] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
407 ; AA12 ; 269 ; 11 ; d_vsync_state[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
408 ; AA13 ; 273 ; 11 ; d_vsync_state[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
409 ; AA14 ; 271 ; 11 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
410 ; AA15 ; 283 ; 7 ; ^nIO_PULLUP ; ; ; ; -- ; -- ; ; -- ; -- ;
411 ; AA16 ; 304 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
412 ; AA17 ; 316 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
413 ; AA18 ; 324 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
414 ; AA19 ; 334 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
415 ; AA20 ; 344 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
416 ; AA21 ; 350 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
417 ; AA22 ; 386 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
418 ; AA23 ; 382 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
419 ; AA24 ; 381 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
420 ; AA25 ; 384 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
421 ; AA26 ; 383 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
422 ; AB1 ; 162 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
423 ; AB2 ; 161 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
424 ; AB3 ; 164 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
425 ; AB4 ; 163 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
426 ; AB5 ; 181 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
427 ; AB6 ; 184 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
428 ; AB7 ; 191 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
429 ; AB8 ; 203 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
430 ; AB9 ; 217 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
431 ; AB10 ; 229 ; 8 ; d_r ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
432 ; AB11 ; 231 ; 8 ; d_column_counter[7] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
433 ; AB12 ; 268 ; 11 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
434 ; AB13 ; 272 ; 11 ; d_hsync ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
435 ; AB14 ; 270 ; 11 ; hsync_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
436 ; AB15 ; 292 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
437 ; AB16 ; 309 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
438 ; AB17 ; 322 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
439 ; AB18 ; 323 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
440 ; AB19 ; 336 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
441 ; AB20 ; 346 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
442 ; AB21 ; 351 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
443 ; AB22 ; 365 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
444 ; AB23 ; 378 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
445 ; AB24 ; 377 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
446 ; AB25 ; 380 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
447 ; AB26 ; 379 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
448 ; AC1 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
449 ; AC2 ; 165 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
450 ; AC3 ; 168 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
451 ; AC4 ; 167 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
452 ; AC5 ; 171 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
453 ; AC6 ; 185 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
454 ; AC7 ; 186 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
455 ; AC8 ; 201 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
456 ; AC9 ; 215 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
457 ; AC10 ; 224 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
458 ; AC11 ; 239 ; 8 ; d_hsync_counter[4] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
459 ; AC12 ; 257 ; 8 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
460 ; AC13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
461 ; AC14 ; ; ; GNDA_PLL6 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
462 ; AC15 ; 293 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
463 ; AC16 ; 307 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
464 ; AC17 ; 328 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
465 ; AC18 ; 338 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
466 ; AC19 ; 339 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
467 ; AC20 ; 349 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
468 ; AC21 ; 355 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
469 ; AC22 ; 369 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
470 ; AC23 ; 368 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
471 ; AC24 ; 374 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
472 ; AC25 ; 376 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
473 ; AC26 ; ; 6 ; VCCIO6 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
474 ; AD1 ; 166 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
475 ; AD2 ; 172 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
476 ; AD3 ; 174 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
477 ; AD4 ; 178 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
478 ; AD5 ; 170 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
479 ; AD6 ; 188 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
480 ; AD7 ; 192 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
481 ; AD8 ; 204 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
482 ; AD9 ; 216 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
483 ; AD10 ; 220 ; 8 ; r2_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
484 ; AD11 ; 247 ; 8 ; d_column_counter[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
485 ; AD12 ; 256 ; 8 ; d_set_column_counter ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
486 ; AD13 ; ; ; VCCG_PLL6 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
487 ; AD14 ; ; ; VCCA_PLL6 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
488 ; AD15 ; 302 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
489 ; AD16 ; 310 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
490 ; AD17 ; 329 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
491 ; AD18 ; 335 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
492 ; AD19 ; 337 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
493 ; AD20 ; 353 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
494 ; AD21 ; 354 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
495 ; AD22 ; 370 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
496 ; AD23 ; 364 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
497 ; AD24 ; 367 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
498 ; AD25 ; 373 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
499 ; AD26 ; 375 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
500 ; AE1 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
501 ; AE2 ; 173 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
502 ; AE3 ; 179 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
503 ; AE4 ; 176 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
504 ; AE5 ; 187 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
505 ; AE6 ; 194 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
506 ; AE7 ; 189 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
507 ; AE8 ; 206 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
508 ; AE9 ; 218 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
509 ; AE10 ; 222 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
510 ; AE11 ; 232 ; 8 ; d_hsync_state[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
511 ; AE12 ; 259 ; 8 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
512 ; AE13 ; ; 11 ; VCC_PLL6_OUTA ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
513 ; AE14 ; ; ; GNDG_PLL6 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
514 ; AE15 ; 274 ; 7 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
515 ; AE16 ; 313 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
516 ; AE17 ; 319 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
517 ; AE18 ; 330 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
518 ; AE19 ; 340 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
519 ; AE20 ; 343 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
520 ; AE21 ; 352 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
521 ; AE22 ; 363 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
522 ; AE23 ; 366 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
523 ; AE24 ; 371 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
524 ; AE25 ; 358 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
525 ; AE26 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
526 ; AF2 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
527 ; AF3 ; 183 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
528 ; AF4 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
529 ; AF5 ; 190 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
530 ; AF6 ; 198 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
531 ; AF7 ; 197 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
532 ; AF8 ; 207 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
533 ; AF9 ; 219 ; 8 ; r0_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
534 ; AF10 ; 230 ; 8 ; g1_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
535 ; AF11 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
536 ; AF12 ; 258 ; 8 ; d_hsync_state[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
537 ; AF13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
538 ; AF14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
539 ; AF15 ; 276 ; 7 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
540 ; AF16 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
541 ; AF17 ; 315 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
542 ; AF18 ; 327 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
543 ; AF19 ; 331 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
544 ; AF20 ; 342 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
545 ; AF21 ; 347 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
546 ; AF22 ; 360 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
547 ; AF23 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
548 ; AF24 ; 362 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
549 ; AF25 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
550 ; B1 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
551 ; B2 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
552 ; B3 ; 740 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
553 ; B4 ; 736 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
554 ; B5 ; 730 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
555 ; B6 ; 716 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
556 ; B7 ; 709 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
557 ; B8 ; 704 ; 3 ; b0_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
558 ; B9 ; 698 ; 3 ; d_set_line_counter ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
559 ; B10 ; 694 ; 3 ; d_hsync_counter[9] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
560 ; B11 ; 667 ; 3 ; d_vsync_state[4] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
561 ; B12 ; 655 ; 3 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
562 ; B13 ; ; ; GNDG_PLL5 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
563 ; B14 ; ; ; GNDA_PLL5 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
564 ; B15 ; 638 ; 4 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
565 ; B16 ; 610 ; 4 ; d_vsync_counter[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
566 ; B17 ; 596 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
567 ; B18 ; 582 ; 4 ; seven_seg_pin[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
568 ; B19 ; 577 ; 4 ; seven_seg_pin[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
569 ; B20 ; 567 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
570 ; B21 ; 563 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
571 ; B22 ; 551 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
572 ; B23 ; 548 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
573 ; B24 ; 543 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
574 ; B25 ; 544 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
575 ; B26 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
576 ; C1 ; 0 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
577 ; C2 ; 738 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
578 ; C3 ; 731 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
579 ; C4 ; 742 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
580 ; C5 ; 743 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
581 ; C6 ; 729 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
582 ; C7 ; 728 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
583 ; C8 ; 710 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
584 ; C9 ; 699 ; 3 ; d_v_enable ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
585 ; C10 ; 692 ; 3 ; d_hsync_counter[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
586 ; C11 ; 682 ; 3 ; d_column_counter[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
587 ; C12 ; 658 ; 3 ; d_vsync_state[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
588 ; C13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
589 ; C14 ; ; ; VCCG_PLL5 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
590 ; C15 ; 617 ; 4 ; d_vsync_counter[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
591 ; C16 ; 605 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
592 ; C17 ; 592 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
593 ; C18 ; 581 ; 4 ; seven_seg_pin[13] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
594 ; C19 ; 573 ; 4 ; seven_seg_pin[4] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
595 ; C20 ; 559 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
596 ; C21 ; 566 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
597 ; C22 ; 556 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
598 ; C23 ; 550 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
599 ; C24 ; 547 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
600 ; C25 ; 539 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
601 ; C26 ; 541 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
602 ; D1 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
603 ; D2 ; 1 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
604 ; D3 ; 744 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
605 ; D4 ; 741 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
606 ; D5 ; 735 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
607 ; D6 ; 722 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
608 ; D7 ; 727 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
609 ; D8 ; 712 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
610 ; D9 ; 696 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
611 ; D10 ; 691 ; 3 ; d_line_counter[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
612 ; D11 ; 683 ; 3 ; d_hsync_counter[8] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
613 ; D12 ; 657 ; 3 ; GND+ ; ; ; ; Column I/O ; -- ; ; -- ; -- ;
614 ; D13 ; ; 9 ; VCC_PLL5_OUTA ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
615 ; D14 ; ; ; VCCA_PLL5 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
616 ; D15 ; 630 ; 4 ; #TRST ; input ; ; ; -- ; -- ; ; -- ; -- ;
617 ; D16 ; 604 ; 4 ; d_vsync_counter[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
618 ; D17 ; 600 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
619 ; D18 ; 583 ; 4 ; seven_seg_pin[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
620 ; D19 ; 575 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
621 ; D20 ; 562 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
622 ; D21 ; 561 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
623 ; D22 ; 546 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
624 ; D23 ; 545 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
625 ; D24 ; 538 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
626 ; D25 ; 540 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
627 ; D26 ; ; 5 ; VCCIO5 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
628 ; E1 ; 4 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
629 ; E2 ; 5 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
630 ; E3 ; 2 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
631 ; E4 ; 3 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
632 ; E5 ; 726 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
633 ; E6 ; 723 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
634 ; E7 ; 713 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
635 ; E8 ; 706 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
636 ; E9 ; 697 ; 3 ; d_vsync_state[1] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
637 ; E10 ; 685 ; 3 ; d_hsync_state[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
638 ; E11 ; 662 ; 3 ; d_column_counter[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
639 ; E12 ; 646 ; 9 ; d_vsync_counter[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
640 ; E13 ; 642 ; 9 ; d_vsync_counter[8] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
641 ; E14 ; 644 ; 9 ; d_vsync_counter[9] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
642 ; E15 ; 629 ; 4 ; #TMS ; input ; ; ; -- ; -- ; ; -- ; -- ;
643 ; E16 ; 607 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
644 ; E17 ; 597 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
645 ; E18 ; 586 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
646 ; E19 ; 578 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
647 ; E20 ; 576 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
648 ; E21 ; 569 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
649 ; E22 ; 549 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
650 ; E23 ; 534 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
651 ; E24 ; 535 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
652 ; E25 ; 536 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
653 ; E26 ; 537 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
654 ; F1 ; 8 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
655 ; F2 ; 9 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
656 ; F3 ; 6 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
657 ; F4 ; 7 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
658 ; F5 ; 720 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
659 ; F6 ; 719 ; 3 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
660 ; F7 ; 707 ; 3 ; d_b ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
661 ; F8 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
662 ; F9 ; 690 ; 3 ; d_line_counter[7] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
663 ; F10 ; 687 ; 3 ; d_column_counter[8] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
664 ; F11 ; 659 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
665 ; F12 ; 645 ; 9 ; d_vsync_state[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
666 ; F13 ; 641 ; 9 ; d_vsync_counter[7] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
667 ; F14 ; 643 ; 9 ; d_vsync_counter[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
668 ; F15 ; 632 ; 4 ; d_vsync_counter[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
669 ; F16 ; 612 ; 4 ; ~DATA0~ / RESERVED_INPUT ; input ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
670 ; F17 ; 599 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
671 ; F18 ; 591 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
672 ; F19 ; 590 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
673 ; F20 ; 584 ; 4 ; seven_seg_pin[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
674 ; F21 ; 572 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
675 ; F22 ; 560 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
676 ; F23 ; 530 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
677 ; F24 ; 531 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
678 ; F25 ; 532 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
679 ; F26 ; 533 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
680 ; G1 ; 12 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
681 ; G2 ; 13 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
682 ; G3 ; 14 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
683 ; G4 ; 15 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
684 ; G5 ; 10 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
685 ; G6 ; 11 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
686 ; G7 ; 700 ; 3 ; d_hsync_state[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
687 ; G8 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
688 ; G9 ; 688 ; 3 ; d_line_counter[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
689 ; G10 ; 686 ; 3 ; d_hsync_state[2] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
690 ; G11 ; 670 ; 3 ; d_line_counter[0] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
691 ; G12 ; 653 ; 3 ; ^DCLK ; ; ; ; -- ; -- ; ; -- ; -- ;
692 ; G13 ; ; ; TEMPDIODEn ; ; ; ; -- ; -- ; ; -- ; -- ;
693 ; G14 ; 636 ; 4 ; #TDO ; output ; ; ; -- ; -- ; ; -- ; -- ;
694 ; G15 ; 631 ; 4 ; #TCK ; input ; ; ; -- ; -- ; ; -- ; -- ;
695 ; G16 ; 622 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
696 ; G17 ; 601 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
697 ; G18 ; 594 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
698 ; G19 ; 585 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
699 ; G20 ; 587 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
700 ; G21 ; 522 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
701 ; G22 ; 523 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
702 ; G23 ; 526 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
703 ; G24 ; 527 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
704 ; G25 ; 528 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
705 ; G26 ; 529 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
706 ; H1 ; 16 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
707 ; H2 ; 17 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
708 ; H3 ; 18 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
709 ; H4 ; 19 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
710 ; H5 ; 24 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
711 ; H6 ; 23 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
712 ; H7 ; 28 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
713 ; H8 ; 20 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
714 ; H9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
715 ; H10 ; 675 ; 3 ; d_hsync_counter[6] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
716 ; H11 ; 654 ; 3 ; ^CONF_DONE ; ; ; ; -- ; -- ; ; -- ; -- ;
717 ; H12 ; 652 ; 3 ; ^nCONFIG ; ; ; ; -- ; -- ; ; -- ; -- ;
718 ; H13 ; 651 ; 3 ; ^nSTATUS ; ; ; ; -- ; -- ; ; -- ; -- ;
719 ; H14 ; ; ; TEMPDIODEp ; ; ; ; -- ; -- ; ; -- ; -- ;
720 ; H15 ; 635 ; 4 ; #TDI ; input ; ; ; -- ; -- ; ; -- ; -- ;
721 ; H16 ; 621 ; 4 ; d_vsync_counter[4] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
722 ; H17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
723 ; H18 ; 603 ; 4 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
724 ; H19 ; 506 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
725 ; H20 ; 505 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
726 ; H21 ; 514 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
727 ; H22 ; 513 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
728 ; H23 ; 518 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
729 ; H24 ; 517 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
730 ; H25 ; 524 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
731 ; H26 ; 525 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
732 ; J1 ; 34 ; 2 ; seven_seg_pin[12] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
733 ; J2 ; 33 ; 2 ; seven_seg_pin[8] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
734 ; J3 ; 30 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
735 ; J4 ; 29 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
736 ; J5 ; 36 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
737 ; J6 ; 35 ; 2 ; seven_seg_pin[7] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
738 ; J7 ; 27 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
739 ; J8 ; 48 ; 2 ; d_line_counter[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
740 ; J9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
741 ; J10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
742 ; J11 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
743 ; J12 ; ; 3 ; VCCIO3 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
744 ; J13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
745 ; J14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
746 ; J15 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
747 ; J16 ; ; 4 ; VCCIO4 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
748 ; J17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
749 ; J18 ; 521 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
750 ; J19 ; 494 ; 5 ; d_vsync ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
751 ; J20 ; 493 ; 5 ; vsync_pin ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
752 ; J21 ; 504 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
753 ; J22 ; 503 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
754 ; J23 ; 512 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
755 ; J24 ; 511 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
756 ; J25 ; 508 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
757 ; J26 ; 507 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
758 ; K1 ; 46 ; 2 ; d_line_counter[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
759 ; K2 ; 45 ; 2 ; reset_pin ; input ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
760 ; K3 ; 38 ; 2 ; seven_seg_pin[9] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
761 ; K4 ; 37 ; 2 ; seven_seg_pin[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
762 ; K5 ; 50 ; 2 ; d_hsync_state[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
763 ; K6 ; 49 ; 2 ; d_hsync_state[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
764 ; K7 ; 52 ; 2 ; d_vsync_state[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
765 ; K8 ; 51 ; 2 ; d_hsync_counter[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
766 ; K9 ; 47 ; 2 ; d_line_counter[4] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
767 ; K10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
768 ; K11 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
769 ; K12 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
770 ; K13 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
771 ; K14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
772 ; K15 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
773 ; K16 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
774 ; K17 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
775 ; K18 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
776 ; K19 ; 486 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
777 ; K20 ; 485 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
778 ; K21 ; 490 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
779 ; K22 ; 489 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
780 ; K23 ; 492 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
781 ; K24 ; 491 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
782 ; K25 ; 496 ; 5 ; d_set_vsync_counter ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
783 ; K26 ; 495 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
784 ; L1 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
785 ; L2 ; 54 ; 2 ; d_hsync_counter[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
786 ; L3 ; 53 ; 2 ; d_hsync_counter[5] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
787 ; L4 ; 56 ; 2 ; d_column_counter[2] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
788 ; L5 ; 55 ; 2 ; d_hsync_counter[3] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
789 ; L6 ; 60 ; 2 ; d_column_counter[0] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
790 ; L7 ; 59 ; 2 ; d_column_counter[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
791 ; L8 ; 61 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
792 ; L9 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
793 ; L10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
794 ; L11 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
795 ; L12 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
796 ; L13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
797 ; L14 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
798 ; L15 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
799 ; L16 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
800 ; L17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
801 ; L18 ; ; 5 ; VCCIO5 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
802 ; L19 ; 480 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
803 ; L20 ; 482 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
804 ; L21 ; 481 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
805 ; L22 ; 478 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
806 ; L23 ; 479 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
807 ; L24 ; 488 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
808 ; L25 ; 487 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
809 ; L26 ; ; 5 ; VCCIO5 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
810 ; M1 ; 81 ; 2 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
811 ; M2 ; ; ; VCCG_PLL1 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
812 ; M3 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
813 ; M4 ; 66 ; 2 ; seven_seg_pin[10] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
814 ; M5 ; 67 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
815 ; M6 ; 62 ; 2 ; d_h_enable ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
816 ; M7 ; 63 ; 2 ; seven_seg_pin[11] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
817 ; M8 ; 72 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
818 ; M9 ; 73 ; 2 ; seven_seg_pin[1] ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
819 ; M10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
820 ; M11 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
821 ; M12 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
822 ; M13 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
823 ; M14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
824 ; M15 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
825 ; M16 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
826 ; M17 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
827 ; M18 ; 468 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
828 ; M19 ; 469 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
829 ; M20 ; 470 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
830 ; M21 ; 471 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
831 ; M22 ; 474 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
832 ; M23 ; 475 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
833 ; M24 ; 462 ; 5 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
834 ; M25 ; 463 ; 5 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
835 ; M26 ; 460 ; 5 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
836 ; N1 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
837 ; N2 ; 78 ; 2 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
838 ; N3 ; 79 ; 2 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
839 ; N4 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
840 ; N5 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
841 ; N6 ; 70 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
842 ; N7 ; 71 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
843 ; N8 ; 77 ; 2 ; d_state_clk ; output ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
844 ; N9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
845 ; N10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
846 ; N11 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
847 ; N12 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
848 ; N13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
849 ; N14 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
850 ; N15 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
851 ; N16 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
852 ; N17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
853 ; N18 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
854 ; N19 ; 453 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
855 ; N20 ; 464 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
856 ; N21 ; 465 ; 5 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
857 ; N22 ; ; ; GNDG_PLL4 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
858 ; N23 ; ; ; GNDA_PLL4 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
859 ; N24 ; ; ; VCCG_PLL4 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
860 ; N25 ; ; ; VCCA_PLL4 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
861 ; N26 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
862 ; P1 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
863 ; P2 ; ; ; GNDG_PLL2 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
864 ; P3 ; ; ; GNDA_PLL2 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
865 ; P4 ; ; ; VCCG_PLL2 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
866 ; P5 ; ; ; VCCA_PLL2 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
867 ; P6 ; 88 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
868 ; P7 ; 89 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
869 ; P8 ; 76 ; 2 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
870 ; P9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
871 ; P10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
872 ; P11 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
873 ; P12 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
874 ; P13 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
875 ; P14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
876 ; P15 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
877 ; P16 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
878 ; P17 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
879 ; P18 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
880 ; P19 ; 452 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
881 ; P20 ; 448 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
882 ; P21 ; 449 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
883 ; P22 ; ; ; VCCA_PLL3 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
884 ; P23 ; ; ; VCCG_PLL3 ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
885 ; P24 ; 457 ; 6 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
886 ; P25 ; 458 ; 6 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
887 ; P26 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
888 ; R1 ; 82 ; 1 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
889 ; R2 ; 83 ; 1 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
890 ; R3 ; 84 ; 1 ; clk_pin ; input ; 3.3-V LVTTL ; ; Row I/O ; Off ; N ; no ; Off ;
891 ; R4 ; 94 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
892 ; R5 ; 95 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
893 ; R6 ; 90 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
894 ; R7 ; 91 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
895 ; R8 ; 92 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
896 ; R9 ; 93 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
897 ; R10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
898 ; R11 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
899 ; R12 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
900 ; R13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
901 ; R14 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
902 ; R15 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
903 ; R16 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
904 ; R17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
905 ; R18 ; 443 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
906 ; R19 ; 436 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
907 ; R20 ; 450 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
908 ; R21 ; 451 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
909 ; R22 ; 446 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
910 ; R23 ; 447 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
911 ; R24 ; ; ; GNDA_PLL3 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
912 ; R25 ; ; ; GNDG_PLL3 ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
913 ; R26 ; 459 ; 6 ; GND+ ; ; ; ; Row I/O ; -- ; ; -- ; -- ;
914 ; T1 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
915 ; T2 ; 100 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
916 ; T3 ; 99 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
917 ; T4 ; 108 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
918 ; T5 ; 107 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
919 ; T6 ; 106 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
920 ; T7 ; 105 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
921 ; T8 ; 98 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
922 ; T9 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
923 ; T10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
924 ; T11 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
925 ; T12 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
926 ; T13 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
927 ; T14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
928 ; T15 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
929 ; T16 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
930 ; T17 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
931 ; T18 ; ; 6 ; VCCIO6 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
932 ; T19 ; 435 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
933 ; T20 ; 432 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
934 ; T21 ; 431 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
935 ; T22 ; 442 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
936 ; T23 ; 441 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
937 ; T24 ; 434 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
938 ; T25 ; 433 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
939 ; T26 ; ; 6 ; VCCIO6 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
940 ; U1 ; 112 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
941 ; U2 ; 111 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
942 ; U3 ; 116 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
943 ; U4 ; 115 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
944 ; U5 ; 110 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
945 ; U6 ; 109 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
946 ; U7 ; 114 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
947 ; U8 ; 113 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
948 ; U9 ; 117 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
949 ; U10 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
950 ; U11 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
951 ; U12 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
952 ; U13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
953 ; U14 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
954 ; U15 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
955 ; U16 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; -- ; ; -- ; -- ;
956 ; U17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
957 ; U18 ; 428 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
958 ; U19 ; 427 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
959 ; U20 ; 424 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
960 ; U21 ; 430 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
961 ; U22 ; 429 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
962 ; U23 ; 418 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
963 ; U24 ; 417 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
964 ; U25 ; 426 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
965 ; U26 ; 425 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
966 ; V1 ; 132 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
967 ; V2 ; 133 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
968 ; V3 ; 136 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
969 ; V4 ; 137 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
970 ; V5 ; 124 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
971 ; V6 ; 123 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
972 ; V7 ; 127 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
973 ; V8 ; 118 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
974 ; V9 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
975 ; V10 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
976 ; V11 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
977 ; V12 ; ; 8 ; VCCIO8 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
978 ; V13 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
979 ; V14 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
980 ; V15 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
981 ; V16 ; ; 7 ; VCCIO7 ; power ; ; 3.3V ; -- ; -- ; ; -- ; -- ;
982 ; V17 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
983 ; V18 ; ; ; GND ; gnd ; ; ; -- ; -- ; ; -- ; -- ;
984 ; V19 ; 423 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
985 ; V20 ; 414 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
986 ; V21 ; 406 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
987 ; V22 ; 407 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
988 ; V23 ; 404 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
989 ; V24 ; 405 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
990 ; V25 ; 408 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
991 ; V26 ; 409 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
992 ; W1 ; 140 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
993 ; W2 ; 141 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
994 ; W3 ; 148 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
995 ; W4 ; 149 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
996 ; W5 ; 134 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
997 ; W6 ; 135 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
998 ; W7 ; 138 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
999 ; W8 ; 139 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1000 ; W9 ; 212 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1001 ; W10 ; 228 ; 8 ; d_g ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
1002 ; W11 ; 255 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
1003 ; W12 ; 260 ; 8 ; PLL_ENA ; ; ; ; -- ; -- ; ; -- ; -- ;
1004 ; W13 ; 263 ; 8 ; ^MSEL2 ; ; ; ; -- ; -- ; ; -- ; -- ;
1005 ; W14 ; 279 ; 7 ; ^nCEO ; ; ; ; -- ; -- ; ; -- ; -- ;
1006 ; W15 ; 282 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1007 ; W16 ; 285 ; 7 ; ^PORSEL ; ; ; ; -- ; -- ; ; -- ; -- ;
1008 ; W17 ; 311 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1009 ; W18 ; 321 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1010 ; W19 ; 402 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1011 ; W20 ; 403 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1012 ; W21 ; 394 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1013 ; W22 ; 395 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1014 ; W23 ; 392 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1015 ; W24 ; 393 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1016 ; W25 ; 400 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1017 ; W26 ; 401 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1018 ; Y1 ; 153 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1019 ; Y2 ; 152 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1020 ; Y3 ; 146 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1021 ; Y4 ; 147 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1022 ; Y5 ; 151 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1023 ; Y6 ; 150 ; 1 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1024 ; Y7 ; 156 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
1025 ; Y8 ; 210 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1026 ; Y9 ; 209 ; 8 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1027 ; Y10 ; 226 ; 8 ; g2_pin ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
1028 ; Y11 ; 244 ; 8 ; d_column_counter[4] ; output ; 3.3-V LVTTL ; ; Column I/O ; Off ; N ; no ; Off ;
1029 ; Y12 ; 261 ; 8 ; ^MSEL0 ; ; ; ; -- ; -- ; ; -- ; -- ;
1030 ; Y13 ; 262 ; 8 ; ^MSEL1 ; ; ; ; -- ; -- ; ; -- ; -- ;
1031 ; Y14 ; 278 ; 7 ; ^nCE ; ; ; ; -- ; -- ; ; -- ; -- ;
1032 ; Y15 ; 284 ; 7 ; ^VCCSEL ; ; ; ; -- ; -- ; ; -- ; -- ;
1033 ; Y16 ; 297 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1034 ; Y17 ; 314 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1035 ; Y18 ; 317 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1036 ; Y19 ; 325 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1037 ; Y20 ; 333 ; 7 ; GND* ; ; ; ; Column I/O ; -- ; ; no ; Off ;
1038 ; Y21 ; 385 ; ; GND ; gnd ; ; ; -- ; -- ; ; no ; Off ;
1039 ; Y22 ; 387 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1040 ; Y23 ; 391 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1041 ; Y24 ; 390 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1042 ; Y25 ; 389 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1043 ; Y26 ; 388 ; 6 ; GND* ; ; ; ; Row I/O ; -- ; ; no ; Off ;
1044 +----------+------------+----------+--------------------------+--------+--------------+---------+------------+-------------+-----------------+----------+--------------+
1045 Note: Pin directions (input, output or bidir) are based on device operating in user mode.
1048 +-------------------------------------------------------------------------------+
1049 ; Output Pin Default Load For Reported TCO ;
1050 +----------------------------------+-------+------------------------------------+
1051 ; I/O Standard ; Load ; Termination Resistance ;
1052 +----------------------------------+-------+------------------------------------+
1053 ; 3.3-V LVTTL ; 10 pF ; Not Available ;
1054 ; 3.3-V LVCMOS ; 10 pF ; Not Available ;
1055 ; 2.5 V ; 10 pF ; Not Available ;
1056 ; 1.8 V ; 10 pF ; Not Available ;
1057 ; 1.5 V ; 10 pF ; Not Available ;
1058 ; GTL ; 30 pF ; 25 Ohm (Parallel) ;
1059 ; GTL+ ; 30 pF ; 25 Ohm (Parallel) ;
1060 ; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
1061 ; 3.3-V PCI-X ; 8 pF ; 25 Ohm (Parallel) ;
1062 ; Compact PCI ; 10 pF ; 25 Ohm (Parallel) ;
1063 ; AGP 1X ; 10 pF ; Not Available ;
1064 ; AGP 2X ; 10 pF ; Not Available ;
1065 ; CTT ; 30 pF ; 50 Ohm (Parallel) ;
1066 ; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
1067 ; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
1068 ; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
1069 ; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
1070 ; SSTL-18 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
1071 ; SSTL-18 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
1072 ; 1.5-V HSTL Class I ; 20 pF ; 50 Ohm (Parallel) ;
1073 ; 1.5-V HSTL Class II ; 20 pF ; 25 Ohm (Parallel) ;
1074 ; 1.8-V HSTL Class I ; 20 pF ; 50 Ohm (Parallel) ;
1075 ; 1.8-V HSTL Class II ; 20 pF ; 25 Ohm (Parallel) ;
1076 ; LVDS ; 4 pF ; 100 Ohm (Differential) ;
1077 ; Differential LVPECL ; 4 pF ; 100 Ohm (Differential) ;
1078 ; 3.3-V PCML ; 4 pF ; 50 Ohm (Parallel) ;
1079 ; HyperTransport ; 4 pF ; 100 Ohm (Differential) ;
1080 ; Differential 1.5-V HSTL Class I ; 20 pF ; (See 1.5-V HSTL Class I) ;
1081 ; Differential 1.8-V HSTL Class I ; 20 pF ; (See 1.8-V HSTL Class I) ;
1082 ; Differential 1.8-V HSTL Class II ; 20 pF ; (See 1.8-V HSTL Class II) ;
1083 ; Differential SSTL-2 ; 30 pF ; (See SSTL-2) ;
1084 +----------------------------------+-------+------------------------------------+
1085 Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
1088 +---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
1089 ; Fitter Resource Utilization by Entity ;
1090 +-----------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------+--------------+
1091 ; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; M512s ; M4Ks ; M-RAMs ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;
1092 +-----------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------+--------------+
1093 ; |vga ; 141 (3) ; 62 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 91 ; 0 ; 79 (1) ; 0 (0) ; 62 (2) ; 40 (0) ; 3 (0) ; |vga ; work ;
1094 ; |vga_control:vga_control_unit| ; 10 (10) ; 3 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 3 (3) ; 0 (0) ; 0 (0) ; |vga|vga_control:vga_control_unit ; work ;
1095 ; |vga_driver:vga_driver_unit| ; 128 (128) ; 57 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 71 (71) ; 0 (0) ; 57 (57) ; 40 (40) ; 3 (3) ; |vga|vga_driver:vga_driver_unit ; work ;
1096 +-----------------------------------+-------------+--------------+-------------+-------+------+--------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------+--------------+
1097 Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
1100 +-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
1101 ; Delay Chain Summary ;
1102 +----------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
1103 ; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
1104 +----------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
1105 ; r0_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1106 ; r1_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1107 ; r2_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1108 ; g0_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1109 ; g1_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1110 ; g2_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1111 ; b0_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1112 ; b1_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1113 ; hsync_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1114 ; vsync_pin ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1115 ; seven_seg_pin[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1116 ; seven_seg_pin[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1117 ; seven_seg_pin[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1118 ; seven_seg_pin[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1119 ; seven_seg_pin[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1120 ; seven_seg_pin[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1121 ; seven_seg_pin[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1122 ; seven_seg_pin[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1123 ; seven_seg_pin[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1124 ; seven_seg_pin[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1125 ; seven_seg_pin[10] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1126 ; seven_seg_pin[11] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1127 ; seven_seg_pin[12] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1128 ; seven_seg_pin[13] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1129 ; d_hsync ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1130 ; d_vsync ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1131 ; d_column_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1132 ; d_column_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1133 ; d_column_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1134 ; d_column_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1135 ; d_column_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1136 ; d_column_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1137 ; d_column_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1138 ; d_column_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1139 ; d_column_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1140 ; d_column_counter[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1141 ; d_line_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1142 ; d_line_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1143 ; d_line_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1144 ; d_line_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1145 ; d_line_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1146 ; d_line_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1147 ; d_line_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1148 ; d_line_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1149 ; d_line_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1150 ; d_set_column_counter ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1151 ; d_set_line_counter ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1152 ; d_hsync_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1153 ; d_hsync_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1154 ; d_hsync_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1155 ; d_hsync_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1156 ; d_hsync_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1157 ; d_hsync_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1158 ; d_hsync_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1159 ; d_hsync_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1160 ; d_hsync_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1161 ; d_hsync_counter[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1162 ; d_vsync_counter[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1163 ; d_vsync_counter[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1164 ; d_vsync_counter[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1165 ; d_vsync_counter[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1166 ; d_vsync_counter[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1167 ; d_vsync_counter[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1168 ; d_vsync_counter[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1169 ; d_vsync_counter[7] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1170 ; d_vsync_counter[8] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1171 ; d_vsync_counter[9] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1172 ; d_set_hsync_counter ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1173 ; d_set_vsync_counter ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1174 ; d_h_enable ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1175 ; d_v_enable ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1176 ; d_r ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1177 ; d_g ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1178 ; d_b ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1179 ; d_hsync_state[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1180 ; d_hsync_state[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1181 ; d_hsync_state[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1182 ; d_hsync_state[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1183 ; d_hsync_state[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1184 ; d_hsync_state[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1185 ; d_hsync_state[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1186 ; d_vsync_state[6] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1187 ; d_vsync_state[5] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1188 ; d_vsync_state[4] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1189 ; d_vsync_state[3] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1190 ; d_vsync_state[2] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1191 ; d_vsync_state[1] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1192 ; d_vsync_state[0] ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1193 ; d_state_clk ; Output ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; OFF ; OFF ;
1194 ; clk_pin ; Input ; ON ; ON ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ;
1195 ; reset_pin ; Input ; ON ; ON ; -- ; -- ; -- ; -- ; -- ; -- ; -- ; -- ;
1196 +----------------------+----------+---------------+---------------+-----------------------+-------------------------+----------------------------------------+---------------------------------+--------------------------------+-----+------+----------------------------+
1199 +-----------------------------------------------------------------------------------------------------+
1200 ; Pad To Core Delay Chain Fanout ;
1201 +-----------------------------------------------------------------------+-------------------+---------+
1202 ; Source Pin / Fanout ; Pad To Core Index ; Setting ;
1203 +-----------------------------------------------------------------------+-------------------+---------+
1205 ; reset_pin_in ; ; ;
1206 ; - vga_driver:vga_driver_unit|vsync_state_6_ ; 0 ; ON ;
1207 ; - vga_driver:vga_driver_unit|h_sync_Z ; 0 ; ON ;
1208 ; - vga_driver:vga_driver_unit|v_sync_Z ; 0 ; ON ;
1209 ; - dly_counter_0_ ; 0 ; ON ;
1210 ; - dly_counter_1_ ; 0 ; ON ;
1211 ; - vga_driver:vga_driver_unit|column_counter_next_0_sqmuxa_1_1_cZ ; 0 ; ON ;
1212 ; - vga_driver:vga_driver_unit|line_counter_next_0_sqmuxa_1_1_cZ ; 0 ; ON ;
1213 ; - vga_driver:vga_driver_unit|hsync_counter_next_1_sqmuxa_cZ ; 0 ; ON ;
1214 ; - vga_driver:vga_driver_unit|vsync_counter_next_1_sqmuxa_cZ ; 0 ; ON ;
1215 +-----------------------------------------------------------------------+-------------------+---------+
1218 +----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
1220 +-------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
1221 ; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
1222 +-------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
1223 ; clk_pin ; PIN_R3 ; 63 ; Clock ; yes ; Global Clock ; GCLK3 ;
1224 ; vga_driver:vga_driver_unit|G_16_i ; LC_X38_Y35_N5 ; 10 ; Sync. clear ; no ; -- ; -- ;
1225 ; vga_driver:vga_driver_unit|G_2_i ; LC_X28_Y33_N1 ; 10 ; Sync. clear ; no ; -- ; -- ;
1226 ; vga_driver:vga_driver_unit|column_counter_next_0_sqmuxa_1_1 ; LC_X35_Y35_N4 ; 10 ; Sync. clear ; no ; -- ; -- ;
1227 ; vga_driver:vga_driver_unit|h_enable_sig_1_0_0_0_g0_i_o4 ; LC_X29_Y32_N8 ; 1 ; Clock enable ; no ; -- ; -- ;
1228 ; vga_driver:vga_driver_unit|hsync_state_3_0_0_0__g0_0 ; LC_X29_Y33_N4 ; 6 ; Clock enable ; no ; -- ; -- ;
1229 ; vga_driver:vga_driver_unit|line_counter_next_0_sqmuxa_1_1 ; LC_X35_Y35_N3 ; 9 ; Sync. clear ; no ; -- ; -- ;
1230 ; vga_driver:vga_driver_unit|un6_dly_counter_0_x ; LC_X35_Y35_N2 ; 32 ; Async. clear, Sync. clear ; yes ; Global Clock ; GCLK12 ;
1231 ; vga_driver:vga_driver_unit|un9_hsync_counterlt9 ; LC_X28_Y33_N0 ; 11 ; Sync. load ; no ; -- ; -- ;
1232 ; vga_driver:vga_driver_unit|un9_vsync_counterlt9 ; LC_X38_Y35_N9 ; 11 ; Sync. load ; no ; -- ; -- ;
1233 ; vga_driver:vga_driver_unit|v_enable_sig_1_0_0_0_g0_i_o4 ; LC_X34_Y35_N8 ; 1 ; Clock enable ; no ; -- ; -- ;
1234 ; vga_driver:vga_driver_unit|vsync_state_next_2_sqmuxa ; LC_X36_Y35_N7 ; 5 ; Clock enable ; no ; -- ; -- ;
1235 +-------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
1238 +--------------------------------------------------------------------------------------------------------------------+
1239 ; Global & Other Fast Signals ;
1240 +------------------------------------------------+---------------+---------+----------------------+------------------+
1241 ; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
1242 +------------------------------------------------+---------------+---------+----------------------+------------------+
1243 ; clk_pin ; PIN_R3 ; 63 ; Global Clock ; GCLK3 ;
1244 ; vga_driver:vga_driver_unit|un6_dly_counter_0_x ; LC_X35_Y35_N2 ; 32 ; Global Clock ; GCLK12 ;
1245 +------------------------------------------------+---------------+---------+----------------------+------------------+
1248 +-----------------------------------------------------------------------+
1249 ; Non-Global High Fan-Out Signals ;
1250 +-------------------------------------------------------------+---------+
1252 +-------------------------------------------------------------+---------+
1253 ; vga_driver:vga_driver_unit|un9_vsync_counterlt9 ; 11 ;
1254 ; vga_driver:vga_driver_unit|un9_hsync_counterlt9 ; 11 ;
1255 ; vga_driver:vga_driver_unit|G_16_i ; 10 ;
1256 ; vga_driver:vga_driver_unit|vsync_counter_next_1_sqmuxa ; 10 ;
1257 ; vga_driver:vga_driver_unit|G_2_i ; 10 ;
1258 ; vga_driver:vga_driver_unit|hsync_counter_next_1_sqmuxa ; 10 ;
1259 ; vga_driver:vga_driver_unit|column_counter_next_0_sqmuxa_1_1 ; 10 ;
1260 ; vga_driver:vga_driver_unit|un10_column_counter_siglto9 ; 10 ;
1261 ; vga_driver:vga_driver_unit|column_counter_sig_8 ; 10 ;
1262 ; vga_driver:vga_driver_unit|line_counter_next_0_sqmuxa_1_1 ; 9 ;
1263 ; vga_driver:vga_driver_unit|un10_line_counter_siglto8 ; 9 ;
1264 ; dly_counter[1] ; 9 ;
1265 ; dly_counter[0] ; 9 ;
1267 ; vga_driver:vga_driver_unit|vsync_counter_9 ; 9 ;
1268 ; vga_driver:vga_driver_unit|vsync_counter_0 ; 9 ;
1269 ; vga_driver:vga_driver_unit|column_counter_sig_7 ; 9 ;
1270 ; vga_driver:vga_driver_unit|hsync_counter_7 ; 7 ;
1271 ; vga_driver:vga_driver_unit|hsync_counter_6 ; 7 ;
1272 ; vga_driver:vga_driver_unit|hsync_counter_4 ; 7 ;
1273 ; ~STRATIX_FITTER_CREATED_GND~I ; 6 ;
1274 ; vga_driver:vga_driver_unit|hsync_state_3_0_0_0__g0_0 ; 6 ;
1275 ; vga_driver:vga_driver_unit|hsync_counter_9 ; 6 ;
1276 ; vga_driver:vga_driver_unit|hsync_counter_8 ; 6 ;
1277 ; vga_driver:vga_driver_unit|hsync_counter_5 ; 6 ;
1278 ; vga_driver:vga_driver_unit|hsync_counter_3 ; 6 ;
1279 ; vga_driver:vga_driver_unit|hsync_counter_2 ; 6 ;
1280 ; vga_driver:vga_driver_unit|hsync_counter_1 ; 6 ;
1281 ; vga_driver:vga_driver_unit|hsync_counter_0 ; 6 ;
1282 ; vga_driver:vga_driver_unit|vsync_state_1 ; 6 ;
1283 ; vga_driver:vga_driver_unit|hsync_state_1 ; 6 ;
1284 ; vga_driver:vga_driver_unit|column_counter_sig_6 ; 6 ;
1285 ; vga_driver:vga_driver_unit|column_counter_sig_5 ; 6 ;
1286 ; vga_driver:vga_driver_unit|column_counter_sig_4 ; 6 ;
1287 ; vga_driver:vga_driver_unit|vsync_state_next_2_sqmuxa ; 5 ;
1288 ; vga_driver:vga_driver_unit|vsync_state_0 ; 5 ;
1289 ; vga_driver:vga_driver_unit|vsync_state_4 ; 5 ;
1290 ; vga_driver:vga_driver_unit|hsync_state_4 ; 5 ;
1291 ; vga_driver:vga_driver_unit|d_set_hsync_counter ; 5 ;
1292 ; vga_driver:vga_driver_unit|vsync_counter_8 ; 5 ;
1293 ; vga_driver:vga_driver_unit|vsync_counter_7 ; 5 ;
1294 ; vga_driver:vga_driver_unit|vsync_counter_6 ; 5 ;
1295 ; vga_driver:vga_driver_unit|vsync_counter_5 ; 5 ;
1296 ; vga_driver:vga_driver_unit|vsync_counter_cout[4] ; 5 ;
1297 ; vga_driver:vga_driver_unit|vsync_counter_4 ; 5 ;
1298 ; vga_driver:vga_driver_unit|vsync_counter_3 ; 5 ;
1299 ; vga_driver:vga_driver_unit|vsync_counter_2 ; 5 ;
1300 ; vga_driver:vga_driver_unit|vsync_counter_1 ; 5 ;
1301 ; vga_driver:vga_driver_unit|hsync_counter_cout[4] ; 5 ;
1302 ; vga_driver:vga_driver_unit|column_counter_sig_3 ; 5 ;
1303 +-------------------------------------------------------------+---------+
1306 +-------------------------------------------------------+
1307 ; Interconnect Usage Summary ;
1308 +-----------------------------+-------------------------+
1309 ; Interconnect Resource Type ; Usage ;
1310 +-----------------------------+-------------------------+
1311 ; C16 interconnects ; 27 / 4,620 ( < 1 % ) ;
1312 ; C4 interconnects ; 51 / 69,840 ( < 1 % ) ;
1313 ; C8 interconnects ; 69 / 15,568 ( < 1 % ) ;
1314 ; DIFFIOCLKs ; 0 / 16 ( 0 % ) ;
1315 ; DQS bus muxes ; 0 / 102 ( 0 % ) ;
1316 ; DQS-16 I/O buses ; 0 / 8 ( 0 % ) ;
1317 ; DQS-32 I/O buses ; 0 / 4 ( 0 % ) ;
1318 ; DQS-8 I/O buses ; 0 / 20 ( 0 % ) ;
1319 ; Direct links ; 80 / 104,060 ( < 1 % ) ;
1320 ; Fast regional clocks ; 0 / 8 ( 0 % ) ;
1321 ; Global clocks ; 2 / 16 ( 13 % ) ;
1322 ; I/O buses ; 3 / 320 ( < 1 % ) ;
1323 ; LUT chains ; 10 / 23,094 ( < 1 % ) ;
1324 ; Local routing interconnects ; 89 / 25,660 ( < 1 % ) ;
1325 ; R24 interconnects ; 22 / 4,692 ( < 1 % ) ;
1326 ; R4 interconnects ; 132 / 141,520 ( < 1 % ) ;
1327 ; R8 interconnects ; 55 / 22,956 ( < 1 % ) ;
1328 ; Regional clocks ; 0 / 16 ( 0 % ) ;
1329 +-----------------------------+-------------------------+
1332 +---------------------------------------------------------------------------+
1333 ; LAB Logic Elements ;
1334 +--------------------------------------------+------------------------------+
1335 ; Number of Logic Elements (Average = 7.83) ; Number of LABs (Total = 18) ;
1336 +--------------------------------------------+------------------------------+
1347 +--------------------------------------------+------------------------------+
1350 +-------------------------------------------------------------------+
1351 ; LAB-wide Signals ;
1352 +------------------------------------+------------------------------+
1353 ; LAB-wide Signals (Average = 1.72) ; Number of LABs (Total = 18) ;
1354 +------------------------------------+------------------------------+
1355 ; 1 Async. clear ; 1 ;
1357 ; 1 Clock enable ; 2 ;
1358 ; 1 Sync. clear ; 10 ;
1359 ; 1 Sync. load ; 2 ;
1360 +------------------------------------+------------------------------+
1363 +----------------------------------------------------------------------------+
1364 ; LAB Signals Sourced ;
1365 +---------------------------------------------+------------------------------+
1366 ; Number of Signals Sourced (Average = 7.94) ; Number of LABs (Total = 18) ;
1367 +---------------------------------------------+------------------------------+
1381 +---------------------------------------------+------------------------------+
1384 +--------------------------------------------------------------------------------+
1385 ; LAB Signals Sourced Out ;
1386 +-------------------------------------------------+------------------------------+
1387 ; Number of Signals Sourced Out (Average = 5.94) ; Number of LABs (Total = 18) ;
1388 +-------------------------------------------------+------------------------------+
1400 +-------------------------------------------------+------------------------------+
1403 +-----------------------------------------------------------------------------+
1404 ; LAB Distinct Inputs ;
1405 +----------------------------------------------+------------------------------+
1406 ; Number of Distinct Inputs (Average = 10.44) ; Number of LABs (Total = 18) ;
1407 +----------------------------------------------+------------------------------+
1428 +----------------------------------------------+------------------------------+
1431 +-------------------------------------------------------------------------+
1432 ; Fitter Device Options ;
1433 +----------------------------------------------+--------------------------+
1434 ; Option ; Setting ;
1435 +----------------------------------------------+--------------------------+
1436 ; Enable user-supplied start-up clock (CLKUSR) ; Off ;
1437 ; Enable device-wide reset (DEV_CLRn) ; Off ;
1438 ; Enable device-wide output enable (DEV_OE) ; Off ;
1439 ; Enable INIT_DONE output ; Off ;
1440 ; Configuration scheme ; Passive Serial ;
1441 ; Error detection CRC ; Off ;
1442 ; nWS, nRS, nCS, CS ; Unreserved ;
1443 ; RDYnBUSY ; Unreserved ;
1444 ; Data[7..1] ; Unreserved ;
1445 ; Data[0] ; As input tri-stated ;
1446 ; Reserve all unused pins ; As output driving ground ;
1447 ; Base pin-out file on sameframe device ; Off ;
1448 +----------------------------------------------+--------------------------+
1451 +------------------------------------------------------------+
1452 ; Estimated Delay Added for Hold Timing ;
1453 +-----------------+----------------------+-------------------+
1454 ; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
1455 +-----------------+----------------------+-------------------+
1461 Info: *******************************************************************
1462 Info: Running Quartus II Fitter
1463 Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
1464 Info: Processing started: Thu Oct 29 16:59:56 2009
1465 Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off vga -c vga
1466 Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
1467 Info: Selected device EP1S25F672C6 for design "vga"
1468 Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
1469 Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
1470 Info: Device EP1S10F672C6 is compatible
1471 Info: Device EP1S20F672C6 is compatible
1472 Info: Device EP1S25F672C6_HARDCOPY_FPGA_PROTOTYPE is compatible
1473 Info: Fitter converted 1 user pins into dedicated programming pins
1474 Info: Pin ~DATA0~ is reserved at location F16
1475 Warning: No exact pin location assignment(s) for 91 pins of 91 total pins
1476 Info: Pin r0_pin not assigned to an exact location on the device
1477 Info: Pin r1_pin not assigned to an exact location on the device
1478 Info: Pin r2_pin not assigned to an exact location on the device
1479 Info: Pin g0_pin not assigned to an exact location on the device
1480 Info: Pin g1_pin not assigned to an exact location on the device
1481 Info: Pin g2_pin not assigned to an exact location on the device
1482 Info: Pin b0_pin not assigned to an exact location on the device
1483 Info: Pin b1_pin not assigned to an exact location on the device
1484 Info: Pin hsync_pin not assigned to an exact location on the device
1485 Info: Pin vsync_pin not assigned to an exact location on the device
1486 Info: Pin seven_seg_pin[0] not assigned to an exact location on the device
1487 Info: Pin seven_seg_pin[1] not assigned to an exact location on the device
1488 Info: Pin seven_seg_pin[2] not assigned to an exact location on the device
1489 Info: Pin seven_seg_pin[3] not assigned to an exact location on the device
1490 Info: Pin seven_seg_pin[4] not assigned to an exact location on the device
1491 Info: Pin seven_seg_pin[5] not assigned to an exact location on the device
1492 Info: Pin seven_seg_pin[6] not assigned to an exact location on the device
1493 Info: Pin seven_seg_pin[7] not assigned to an exact location on the device
1494 Info: Pin seven_seg_pin[8] not assigned to an exact location on the device
1495 Info: Pin seven_seg_pin[9] not assigned to an exact location on the device
1496 Info: Pin seven_seg_pin[10] not assigned to an exact location on the device
1497 Info: Pin seven_seg_pin[11] not assigned to an exact location on the device
1498 Info: Pin seven_seg_pin[12] not assigned to an exact location on the device
1499 Info: Pin seven_seg_pin[13] not assigned to an exact location on the device
1500 Info: Pin d_hsync not assigned to an exact location on the device
1501 Info: Pin d_vsync not assigned to an exact location on the device
1502 Info: Pin d_column_counter[0] not assigned to an exact location on the device
1503 Info: Pin d_column_counter[1] not assigned to an exact location on the device
1504 Info: Pin d_column_counter[2] not assigned to an exact location on the device
1505 Info: Pin d_column_counter[3] not assigned to an exact location on the device
1506 Info: Pin d_column_counter[4] not assigned to an exact location on the device
1507 Info: Pin d_column_counter[5] not assigned to an exact location on the device
1508 Info: Pin d_column_counter[6] not assigned to an exact location on the device
1509 Info: Pin d_column_counter[7] not assigned to an exact location on the device
1510 Info: Pin d_column_counter[8] not assigned to an exact location on the device
1511 Info: Pin d_column_counter[9] not assigned to an exact location on the device
1512 Info: Pin d_line_counter[0] not assigned to an exact location on the device
1513 Info: Pin d_line_counter[1] not assigned to an exact location on the device
1514 Info: Pin d_line_counter[2] not assigned to an exact location on the device
1515 Info: Pin d_line_counter[3] not assigned to an exact location on the device
1516 Info: Pin d_line_counter[4] not assigned to an exact location on the device
1517 Info: Pin d_line_counter[5] not assigned to an exact location on the device
1518 Info: Pin d_line_counter[6] not assigned to an exact location on the device
1519 Info: Pin d_line_counter[7] not assigned to an exact location on the device
1520 Info: Pin d_line_counter[8] not assigned to an exact location on the device
1521 Info: Pin d_set_column_counter not assigned to an exact location on the device
1522 Info: Pin d_set_line_counter not assigned to an exact location on the device
1523 Info: Pin d_hsync_counter[0] not assigned to an exact location on the device
1524 Info: Pin d_hsync_counter[1] not assigned to an exact location on the device
1525 Info: Pin d_hsync_counter[2] not assigned to an exact location on the device
1526 Info: Pin d_hsync_counter[3] not assigned to an exact location on the device
1527 Info: Pin d_hsync_counter[4] not assigned to an exact location on the device
1528 Info: Pin d_hsync_counter[5] not assigned to an exact location on the device
1529 Info: Pin d_hsync_counter[6] not assigned to an exact location on the device
1530 Info: Pin d_hsync_counter[7] not assigned to an exact location on the device
1531 Info: Pin d_hsync_counter[8] not assigned to an exact location on the device
1532 Info: Pin d_hsync_counter[9] not assigned to an exact location on the device
1533 Info: Pin d_vsync_counter[0] not assigned to an exact location on the device
1534 Info: Pin d_vsync_counter[1] not assigned to an exact location on the device
1535 Info: Pin d_vsync_counter[2] not assigned to an exact location on the device
1536 Info: Pin d_vsync_counter[3] not assigned to an exact location on the device
1537 Info: Pin d_vsync_counter[4] not assigned to an exact location on the device
1538 Info: Pin d_vsync_counter[5] not assigned to an exact location on the device
1539 Info: Pin d_vsync_counter[6] not assigned to an exact location on the device
1540 Info: Pin d_vsync_counter[7] not assigned to an exact location on the device
1541 Info: Pin d_vsync_counter[8] not assigned to an exact location on the device
1542 Info: Pin d_vsync_counter[9] not assigned to an exact location on the device
1543 Info: Pin d_set_hsync_counter not assigned to an exact location on the device
1544 Info: Pin d_set_vsync_counter not assigned to an exact location on the device
1545 Info: Pin d_h_enable not assigned to an exact location on the device
1546 Info: Pin d_v_enable not assigned to an exact location on the device
1547 Info: Pin d_r not assigned to an exact location on the device
1548 Info: Pin d_g not assigned to an exact location on the device
1549 Info: Pin d_b not assigned to an exact location on the device
1550 Info: Pin d_hsync_state[6] not assigned to an exact location on the device
1551 Info: Pin d_hsync_state[5] not assigned to an exact location on the device
1552 Info: Pin d_hsync_state[4] not assigned to an exact location on the device
1553 Info: Pin d_hsync_state[3] not assigned to an exact location on the device
1554 Info: Pin d_hsync_state[2] not assigned to an exact location on the device
1555 Info: Pin d_hsync_state[1] not assigned to an exact location on the device
1556 Info: Pin d_hsync_state[0] not assigned to an exact location on the device
1557 Info: Pin d_vsync_state[6] not assigned to an exact location on the device
1558 Info: Pin d_vsync_state[5] not assigned to an exact location on the device
1559 Info: Pin d_vsync_state[4] not assigned to an exact location on the device
1560 Info: Pin d_vsync_state[3] not assigned to an exact location on the device
1561 Info: Pin d_vsync_state[2] not assigned to an exact location on the device
1562 Info: Pin d_vsync_state[1] not assigned to an exact location on the device
1563 Info: Pin d_vsync_state[0] not assigned to an exact location on the device
1564 Info: Pin d_state_clk not assigned to an exact location on the device
1565 Info: Pin clk_pin not assigned to an exact location on the device
1566 Info: Pin reset_pin not assigned to an exact location on the device
1567 Info: Fitter is using the Classic Timing Analyzer
1568 Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
1569 Info: Completed User Assigned Global Signals Promotion Operation
1570 Info: Automatically promoted some destinations of signal "clk_pin" to use Global clock in PIN R3
1571 Info: Destination "d_state_clk_out" may be non-global or may not use global clock
1572 Info: Automatically promoted some destinations of signal "vga_driver:vga_driver_unit|un6_dly_counter_0_x" to use Global clock
1573 Info: Destination "seven_seg_pin_out_12_" may be non-global or may not use global clock
1574 Info: Destination "seven_seg_pin_out_11_" may be non-global or may not use global clock
1575 Info: Destination "seven_seg_pin_out_10_" may be non-global or may not use global clock
1576 Info: Destination "seven_seg_pin_out_9_" may be non-global or may not use global clock
1577 Info: Destination "seven_seg_pin_out_8_" may be non-global or may not use global clock
1578 Info: Destination "seven_seg_pin_out_7_" may be non-global or may not use global clock
1579 Info: Destination "seven_seg_pin_out_2_" may be non-global or may not use global clock
1580 Info: Destination "seven_seg_pin_out_1_" may be non-global or may not use global clock
1581 Info: Destination "vga_driver:vga_driver_unit|hsync_state_1_" may be non-global or may not use global clock
1582 Info: Destination "vga_driver:vga_driver_unit|vsync_state_1_" may be non-global or may not use global clock
1583 Info: Limited to 10 non-global destinations
1584 Info: Completed Auto Global Promotion Operation
1585 Info: Starting register packing
1586 Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
1587 Info: Finished register packing
1588 Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
1589 Info: Number of I/O pins in group: 90 (unused VREF, 3.3V VCCIO, 1 input, 89 output, 0 bidirectional)
1590 Info: I/O standards used: 3.3-V LVTTL.
1591 Info: I/O bank details before I/O pin placement
1592 Info: Statistics of I/O banks
1593 Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used -- 60 pins available
1594 Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 59 pins available
1595 Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 54 pins available
1596 Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used -- 55 pins available
1597 Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 59 pins available
1598 Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 61 pins available
1599 Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 57 pins available
1600 Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 54 pins available
1601 Info: I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 6 pins available
1602 Info: I/O bank number 11 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 6 pins available
1603 Info: Fitter preparation operations ending: elapsed time is 00:00:03
1604 Info: Fitter placement preparation operations beginning
1605 Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
1606 Info: Fitter placement operations beginning
1607 Info: Fitter placement was successful
1608 Info: Fitter placement operations ending: elapsed time is 00:00:04
1609 Info: Slack time is -3.661 ns between source register "vga_driver:vga_driver_unit|vsync_counter_2" and destination register "vga_driver:vga_driver_unit|vsync_state_3"
1610 Info: + Largest register to register requirement is 0.814 ns
1611 Info: Shortest clock path from clock "clk_pin" to destination register is 3.707 ns
1612 Info: 1: + IC(0.000 ns) + CELL(1.141 ns) = 1.141 ns; Loc. = Unassigned; Fanout = 63; CLK Node = 'clk_pin'
1613 Info: 2: + IC(2.006 ns) + CELL(0.560 ns) = 3.707 ns; Loc. = Unassigned; Fanout = 5; REG Node = 'vga_driver:vga_driver_unit|vsync_state_3'
1614 Info: Total cell delay = 1.701 ns ( 45.89 % )
1615 Info: Total interconnect delay = 2.006 ns ( 54.11 % )
1616 Info: Longest clock path from clock "clk_pin" to destination register is 3.707 ns
1617 Info: 1: + IC(0.000 ns) + CELL(1.141 ns) = 1.141 ns; Loc. = Unassigned; Fanout = 63; CLK Node = 'clk_pin'
1618 Info: 2: + IC(2.006 ns) + CELL(0.560 ns) = 3.707 ns; Loc. = Unassigned; Fanout = 5; REG Node = 'vga_driver:vga_driver_unit|vsync_state_3'
1619 Info: Total cell delay = 1.701 ns ( 45.89 % )
1620 Info: Total interconnect delay = 2.006 ns ( 54.11 % )
1621 Info: Shortest clock path from clock "clk_pin" to source register is 3.707 ns
1622 Info: 1: + IC(0.000 ns) + CELL(1.141 ns) = 1.141 ns; Loc. = Unassigned; Fanout = 63; CLK Node = 'clk_pin'
1623 Info: 2: + IC(2.006 ns) + CELL(0.560 ns) = 3.707 ns; Loc. = Unassigned; Fanout = 7; REG Node = 'vga_driver:vga_driver_unit|vsync_counter_2'
1624 Info: Total cell delay = 1.701 ns ( 45.89 % )
1625 Info: Total interconnect delay = 2.006 ns ( 54.11 % )
1626 Info: Longest clock path from clock "clk_pin" to source register is 3.707 ns
1627 Info: 1: + IC(0.000 ns) + CELL(1.141 ns) = 1.141 ns; Loc. = Unassigned; Fanout = 63; CLK Node = 'clk_pin'
1628 Info: 2: + IC(2.006 ns) + CELL(0.560 ns) = 3.707 ns; Loc. = Unassigned; Fanout = 7; REG Node = 'vga_driver:vga_driver_unit|vsync_counter_2'
1629 Info: Total cell delay = 1.701 ns ( 45.89 % )
1630 Info: Total interconnect delay = 2.006 ns ( 54.11 % )
1631 Info: Micro clock to output delay of source is 0.176 ns
1632 Info: Micro setup delay of destination is 0.010 ns
1633 Info: - Longest register to register delay is 4.475 ns
1634 Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 7; REG Node = 'vga_driver:vga_driver_unit|vsync_counter_2'
1635 Info: 2: + IC(0.678 ns) + CELL(0.087 ns) = 0.765 ns; Loc. = Unassigned; Fanout = 3; COMB Node = 'vga_driver:vga_driver_unit|un12_vsync_counter_7'
1636 Info: 3: + IC(0.683 ns) + CELL(0.332 ns) = 1.780 ns; Loc. = Unassigned; Fanout = 4; COMB Node = 'vga_driver:vga_driver_unit|un14_vsync_counter_8'
1637 Info: 4: + IC(0.655 ns) + CELL(0.087 ns) = 2.522 ns; Loc. = Unassigned; Fanout = 1; COMB Node = 'vga_driver:vga_driver_unit|vsync_state_next_1_sqmuxa_3'
1638 Info: 5: + IC(0.487 ns) + CELL(0.213 ns) = 3.222 ns; Loc. = Unassigned; Fanout = 5; COMB Node = 'vga_driver:vga_driver_unit|vsync_state_next_2_sqmuxa'
1639 Info: 6: + IC(0.527 ns) + CELL(0.726 ns) = 4.475 ns; Loc. = Unassigned; Fanout = 5; REG Node = 'vga_driver:vga_driver_unit|vsync_state_3'
1640 Info: Total cell delay = 1.445 ns ( 32.29 % )
1641 Info: Total interconnect delay = 3.030 ns ( 67.71 % )
1642 Info: Estimated most critical path is register to register delay of 4.475 ns
1643 Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X37_Y35; Fanout = 7; REG Node = 'vga_driver:vga_driver_unit|vsync_counter_2'
1644 Info: 2: + IC(0.678 ns) + CELL(0.087 ns) = 0.765 ns; Loc. = LAB_X38_Y35; Fanout = 3; COMB Node = 'vga_driver:vga_driver_unit|un12_vsync_counter_7'
1645 Info: 3: + IC(0.683 ns) + CELL(0.332 ns) = 1.780 ns; Loc. = LAB_X36_Y35; Fanout = 4; COMB Node = 'vga_driver:vga_driver_unit|un14_vsync_counter_8'
1646 Info: 4: + IC(0.655 ns) + CELL(0.087 ns) = 2.522 ns; Loc. = LAB_X35_Y35; Fanout = 1; COMB Node = 'vga_driver:vga_driver_unit|vsync_state_next_1_sqmuxa_3'
1647 Info: 5: + IC(0.487 ns) + CELL(0.213 ns) = 3.222 ns; Loc. = LAB_X36_Y35; Fanout = 5; COMB Node = 'vga_driver:vga_driver_unit|vsync_state_next_2_sqmuxa'
1648 Info: 6: + IC(0.527 ns) + CELL(0.726 ns) = 4.475 ns; Loc. = LAB_X35_Y35; Fanout = 5; REG Node = 'vga_driver:vga_driver_unit|vsync_state_3'
1649 Info: Total cell delay = 1.445 ns ( 32.29 % )
1650 Info: Total interconnect delay = 3.030 ns ( 67.71 % )
1651 Info: Fitter routing operations beginning
1652 Info: Average interconnect usage is 0% of the available device resources
1653 Info: Peak interconnect usage is 1% of the available device resources in the region that extends from location X22_Y24 to location X33_Y35
1654 Info: Fitter routing operations ending: elapsed time is 00:00:01
1655 Info: The Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
1656 Info: Optimizations that may affect the design's routability were skipped
1657 Info: Optimizations that may affect the design's timing were skipped
1658 Info: Completed Fixed Delay Chain Operation
1659 Info: Started post-fitting delay annotation
1660 Info: Delay annotation completed successfully
1661 Info: Completed Auto Delay Chain Operation
1662 Warning: Following 6 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
1663 Info: Pin seven_seg_pin[0] has GND driving its datain port
1664 Info: Pin seven_seg_pin[3] has GND driving its datain port
1665 Info: Pin seven_seg_pin[4] has GND driving its datain port
1666 Info: Pin seven_seg_pin[5] has GND driving its datain port
1667 Info: Pin seven_seg_pin[6] has GND driving its datain port
1668 Info: Pin seven_seg_pin[13] has GND driving its datain port
1669 Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
1670 Info: Generated suppressed messages file /homes/burban/didelu/dide_16/bsp3/Designflow/ppr/sim/vga.fit.smsg
1671 Info: Quartus II Fitter was successful. 0 errors, 3 warnings
1672 Info: Peak virtual memory: 319 megabytes
1673 Info: Processing ended: Thu Oct 29 17:00:27 2009
1674 Info: Elapsed time: 00:00:31
1675 Info: Total CPU time (on all processors): 00:00:29
1678 +----------------------------+
1679 ; Fitter Suppressed Messages ;
1680 +----------------------------+
1681 The suppressed messages can be found in /homes/burban/didelu/dide_16/bsp3/Designflow/ppr/sim/vga.fit.smsg.