Add support for Intel Panther Point PCH
[coreboot.git] / src / Kconfig
index 9abbc2169da546a56dbd0830961875dbfd77ad85..b0261d90683e56d693fc933942ca0ee1d30dc374 100644 (file)
@@ -87,7 +87,7 @@ config SCONFIG_GENPARSER
        help
          Enable this option if you are working on the sconfig
          device tree parser and made changes to sconfig.l and
-         sconfig.y. 
+         sconfig.y.
          Otherwise, say N.
 
 config USE_OPTION_TABLE
@@ -106,6 +106,27 @@ config COMPRESS_RAMSTAGE
          that decompression might slow down booting if the boot flash
          is connected through a slow Link (i.e. SPI)
 
+config INCLUDE_CONFIG_FILE
+  bool "Include the coreboot config file into the ROM image"
+       default y
+  help
+    Include in CBFS the coreboot config file that was used to compile the ROM image
+
+config EARLY_CBMEM_INIT
+       bool "Initialize CBMEM while in ROM stage"
+       default n
+       help
+         Make coreboot initialize the cbmem structures while running in rom
+         stage. This could be useful when the rom stage wants to communicate
+         some, for instance, execution timestamps.
+
+config COLLECT_TIMESTAMPS
+       bool "Create a table of timestamps collected during boot"
+       depends on EARLY_CBMEM_INIT
+       help
+         Make coreboot create a table of timer id/timer value pairs to
+         allow measuring time spent at different phases of the boot
+         process.
 endmenu
 
 source src/mainboard/Kconfig
@@ -233,6 +254,10 @@ config IOAPIC
        bool
        default n
 
+config TPM
+       bool
+       default n
+
 # TODO: Can probably be removed once all chipsets have kconfig options for it.
 config VIDEO_MB
        int
@@ -298,6 +323,10 @@ config GENERATE_PIRQ_TABLE
        bool
        default HAVE_PIRQ_TABLE
 
+config GENERATE_SMBIOS_TABLES
+       bool
+       default y
+
 menu "System tables"
 
 config WRITE_HIGH_TABLES
@@ -336,6 +365,15 @@ config GENERATE_PIRQ_TABLE
 
          If unsure, say Y.
 
+config GENERATE_SMBIOS_TABLES
+       depends on ARCH_X86
+       bool "Generate SMBIOS tables"
+       default y
+       help
+         Generate SMBIOS tables for this board.
+
+         If unsure, say Y.
+
 endmenu
 
 menu "Payload"
@@ -425,7 +463,7 @@ config PAYLOAD_FILE
 
 config PAYLOAD_FILE
        depends on PAYLOAD_SEABIOS
-       default "payloads/external/SeaBIOS/seabios/out/bios.bin.elf"
+       default "$(obj)/seabios/out/bios.bin.elf"
 
 config PAYLOAD_FILE
        depends on PAYLOAD_FILO
@@ -497,40 +535,31 @@ config MBI_FILE
 
 endmenu
 
-menu "Bootsplash"
-       depends on PCI_OPTION_ROM_RUN_YABEL
+menu "Display"
+       depends on PCI_OPTION_ROM_RUN_YABEL || PCI_OPTION_ROM_RUN_REALMODE
 
-config BOOTSPLASH
-       prompt "Show graphical bootsplash"
+config FRAMEBUFFER_SET_VESA_MODE
+       prompt "Set VESA framebuffer mode"
        bool
-       depends on PCI_OPTION_ROM_RUN_YABEL
-       help
-         This option shows a graphical bootsplash screen. The grapics are
-         loaded from the CBFS file bootsplash.jpg.
-
-config BOOTSPLASH_FILE
-       string "Bootsplash path and filename"
-       depends on BOOTSPLASH
-       default "bootsplash.jpg"
+       depends on PCI_OPTION_ROM_RUN_YABEL || PCI_OPTION_ROM_RUN_REALMODE
        help
-         The path and filename of the file to use as graphical bootsplash
-         screen. The file format has to be jpg.
+         Set VESA framebuffer mode (needed for bootsplash)
 
 # TODO: Turn this into a "choice".
 config FRAMEBUFFER_VESA_MODE
        prompt "VESA framebuffer video mode"
        hex
        default 0x117
-       depends on BOOTSPLASH
+       depends on FRAMEBUFFER_SET_VESA_MODE
        help
-         This option sets the resolution used for the coreboot framebuffer and
-         bootsplash screen. Set to 0x117 for 1024x768x16. A diligent soul will
+         This option sets the resolution used for the coreboot framebuffer (and
+         bootsplash screen). Set to 0x117 for 1024x768x16. A diligent soul will
          some day make this a "choice".
 
-config COREBOOT_KEEP_FRAMEBUFFER
+config FRAMEBUFFER_KEEP_VESA_MODE
        prompt "Keep VESA framebuffer"
        bool
-       depends on BOOTSPLASH
+       depends on PCI_OPTION_ROM_RUN_YABEL || PCI_OPTION_ROM_RUN_REALMODE
        help
          This option keeps the framebuffer mode set after coreboot finishes
          execution. If this option is enabled, coreboot will pass a
@@ -538,6 +567,21 @@ config COREBOOT_KEEP_FRAMEBUFFER
          framebuffer driver. If this option is disabled, coreboot will switch
          back to text mode before handing control to a payload.
 
+config BOOTSPLASH
+       prompt "Show graphical bootsplash"
+       bool
+       depends on FRAMEBUFFER_SET_VESA_MODE
+       help
+         This option shows a graphical bootsplash screen. The grapics are
+         loaded from the CBFS file bootsplash.jpg.
+
+config BOOTSPLASH_FILE
+       string "Bootsplash path and filename"
+       depends on BOOTSPLASH
+       default "bootsplash.jpg"
+       help
+         The path and filename of the file to use as graphical bootsplash
+         screen. The file format has to be jpg.
 endmenu
 
 menu "Debugging"
@@ -545,7 +589,7 @@ menu "Debugging"
 # TODO: Better help text and detailed instructions.
 config GDB_STUB
        bool "GDB debugging support"
-       default y
+       default n
        help
          If enabled, you will be able to set breakpoints for gdb debugging.
          See src/arch/x86/lib/c_start.S for details.
@@ -645,6 +689,23 @@ config DEBUG_MALLOC
          If unsure, say N.
 endif
 
+config DEBUG_ACPI
+       def_bool n
+
+# Only visible if debug level is DEBUG (7) or SPEW (8) as it does additional
+# printk(BIOS_DEBUG, ...) calls.
+if DEFAULT_CONSOLE_LOGLEVEL_7 || DEFAULT_CONSOLE_LOGLEVEL_8
+config DEBUG_ACPI
+       bool "Output verbose ACPI debug messages"
+       default n
+       help
+         This option enables additional ACPI related debug messages.
+
+         Note: This option will slightly increase the size of the coreboot image.
+
+         If unsure, say N.
+endif
+
 config REALMODE_DEBUG
        def_bool n
        depends on PCI_OPTION_ROM_RUN_REALMODE
@@ -801,6 +862,23 @@ config X86EMU_DEBUG_IO
 
          If unsure, say N.
 
+config DEBUG_TPM
+       bool "Output verbose TPM debug messages"
+       default n
+       depends on TPM
+       help
+         This option enables additional TPM related debug messages.
+
+if SOUTHBRIDGE_INTEL_BD82X6X && DEFAULT_CONSOLE_LOGLEVEL_8
+# Only visible with the right southbridge and loglevel.
+config DEBUG_INTEL_ME
+       bool "Verbose logging for Intel Management Engine"
+       default n
+       help
+         Enable verbose logging for Intel Management Engine driver that
+         is present on Intel 6-series chipsets.
+endif
+
 config LLSHELL
        bool "Built-in low-level shell"
        default n
@@ -809,6 +887,15 @@ config LLSHELL
          Put llshell() in your (romstage) code to start the shell.
          See src/arch/x86/llshell/llshell.inc for details.
 
+config TRACE
+       bool "Trace function calls"
+       default n
+       help
+         If enabled, every function will print information to console once
+         the function is entered. The syntax is ~0xaaaabbbb(0xccccdddd)
+         the 0xaaaabbbb is the actual function and 0xccccdddd is EIP
+         of calling function. Please note some printk releated functions
+         are omitted from trace to have good looking console dumps.
 endmenu
 
 config LIFT_BSP_APIC_ID
@@ -832,10 +919,6 @@ config WARNINGS_ARE_ERRORS
        bool
        default y
 
-config ID_SECTION_OFFSET
-       hex
-       default 0x10
-
 # The four POWER_BUTTON_DEFAULT_ENABLE, POWER_BUTTON_DEFAULT_DISABLE,
 # POWER_BUTTON_FORCE_ENABLE and POWER_BUTTON_FORCE_DISABLE options are
 # mutually exclusive. One of these options must be selected in the
@@ -876,3 +959,4 @@ config POWER_BUTTON_IS_OPTIONAL
          Internal option that controls ENABLE_POWER_BUTTON visibility.
 
 source src/Kconfig.deprecated_options
+source src/vendorcode/Kconfig