2012-02-08_14:12_coreboot.log

   1 coreboot-4.0-2026-g15127e2-dirty Wed Feb  8 14:12:17 CET 2012 starting...\r
   2 \r
   3 BSP Family_Model: 00100fa0 \r
   4 *sysinfo range: [000cc000,000cf360]\r
   5 bsp_apicid = 00 \r
   6 cpu_init_detectedx = 00000000 \r
   7 microcode: equivalent rev id  = 0x10a0, current patch id = 0x00000000\r
   8 microcode: patch id to apply = 0x010000bf\r
   9 microcode: updated to patch id = 0x010000bf  success\r
  10 \r
  11 POST: 0x33\r
  12 cpuSetAMDMSR  done\r
  13 POST: 0x34\r
  14 Enter amd_ht_init()\r
  15 Exit amd_ht_init()\r
  16 POST: 0x35\r
  17 SB900 - Early.c - get_sbdn - Start.\r
  18 SB900 - Early.c - get_sbdn - End.\r
  19 cpuSetAMDPCI 00 done\r
  20 Prep FID/VID Node:00 \r
  21 P-state info in MSRC001_0064 is invalid !!!\r
  22 P-state info in MSRc0010064 is invalid !!!\r
  23   F3x80: e600e681 \r
  24   F3x84: 80e641e6 \r
  25   F3xD4: c8810f26 \r
  26   F3xD8: 03001016 \r
  27   F3xDC: 0000611a \r
  28 POST: 0x36\r
  29 core0 started: \r
  30 start_other_cores()\r
  31 init node: 00  cores: 05 \r
  32 Start other core - nodeid: 00  cores: 05\r
  33 POST: 0x37\r
  34 started ap apicid: PPPPPOOOOOSSSSSTTTTT:::::     00000xxxxx3333300000\r\r\r\r\r
  35
  36
  37
  38
  39     cc ccoooocrorrrereeexxxex::::x:         -- ------------  -  {{{{ {    A AAAPPPAPIIIIPICCCCICIIIDDIDD    D ==== =   000 0532401    NN NNOOONOODDDDDEEEEIEIIIDDDID    D== ==    = 000000000  0  CCC CCOOOORORRREEREEIIIIEIDDDD D   === =    =00 0042305}}}}1  }  --- -----------\r\r-\r\r
  40
  41
  42 \r
  43
  44 * AmmmmmPiiiiic ccccrrr0rroooo1occcccooooodddddeeeee:::::     eeeeeqqqqquuuuuiiiiivvvvvaaaaallllleeeeennnnnttttt     rrrrreeeeevvvvv     iiiiiddddd          =====     00000xxxxx1111100000aaaaa00000,,,,,     cccccuuuuurrrrrrrrrreeeeennnnnttttt     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx0000000000000000000000000000000000000000\r\r\r\r\r
  45
  46
  47
  48
  49 startmmmemmiiidiicccc\rc
  50 rrrrrooooocccccooooodddddeeeee:::::     pppppaaaaatttttccccchhhhh     iiiiiddddd     tttttooooo     aaaaapppppppppplllllyyyyy     =====     00000xxxxx000001111100000000000000000000bbbbbfffff\r\r\r\r\r
  51
  52
  53
  54
  55 mmmm*miiiii AcccccrrPrrroooo occccc0o2oooodddddeeeee:::::     uuuuupppppdddddaaaaattttteeeeeddddd     tttttooooo     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx000001111100000000000000000000bbbbbfffff          sssssuuuuucccccccccceeeeessssssssss\r\r\r\r\r
  56
  57
  58
  59
  60 \r\r\r\r\r
  61
  62
  63
  64
  65 sccccpctpppuupauuSSSSurSteeeeteetttAAAtdA\rMMMMAM
  66 DDDDMMDMMSSSMSSRRRR R    * AP 0     ddddd3ooooonnnnneeeee\r\r\r\r\r
  67
  68
  69
  70
  71 stiiiinnnianiiiinrittttt_te___fff_df\riiiifi
  72 ddddvvdvviiiviidddd_d___aa_aappppap((((s(ssstttstaaaataggggeegee111e1))))1 )   aa aapppappiiiiciccciiciiddddid::::  :  000 013420\r5\r\r\r
  73
  74 \r
  75
  76
  77 FFF*FFIIII IADDDDDVVPVVVIII IIDDDDD04     ooooonnnnn     AAAAAPPPPP:::::     0000053421\r\r\r\r\r
  78
  79
  80
  81
  82 started\r
  83 * AP 05started\r
  84 \r
  85 POST: 0x38\r
  86 rs780_early_setup()\r
  87 fam10_optimization()\r
  88 rs780_por_init\r
  89 \r
  90 Begin FIDVID MSR 0xc0010071 0x31c20031 0x40013440 \r
  91 POST: 0x39\r
  92 FIDVID on BSP, APIC_id: 00\r
  93 BSP fid = 0\r
  94 Wait for AP stage 1: ap_apicid = 1\r
  95         readback = 1000001\r
  96         common_fid(packed) = 0\r
  97 Wait for AP stage 1: ap_apicid = 2\r
  98         readback = 2000001\r
  99         common_fid(packed) = 0\r
 100 Wait for AP stage 1: ap_apicid = 3\r
 101         readback = 3000001\r
 102         common_fid(packed) = 0\r
 103 Wait for AP stage 1: ap_apicid = 4\r
 104         readback = 4000001\r
 105         common_fid(packed) = 0\r
 106 Wait for AP stage 1: ap_apicid = 5\r
 107         readback = 5000001\r
 108         common_fid(packed) = 0\r
 109 common_fid = 0\r
 110 POST: 0x3a\r
 111 End FIDVIDMSR 0xc0010071 0x31c20031 0x40013440 \r
 112 rs780_htinit cpu_ht_freq=b.\r
 113 rs780_htinit: HT3 mode\r
 114 ...WARM RESET...\r
 115 \r
 116 \r
 117 \r
 118 \r
 119 coreboot-4.0-2026-g15127e2-dirty Wed Feb  8 14:12:17 CET 2012 starting...\r
 120 \r
 121 BSP Family_Model: 00100fa0 \r
 122 *sysinfo range: [000cc000,000cf360]\r
 123 bsp_apicid = 00 \r
 124 cpu_init_detectedx = 00000000 \r
 125 microcode: equivalent rev id  = 0x10a0, current patch id = 0x00000000\r
 126 microcode: patch id to apply = 0x010000bf\r
 127 microcode: updated to patch id = 0x010000bf  success\r
 128 \r
 129 POST: 0x33\r
 130 cpuSetAMDMSR  done\r
 131 POST: 0x34\r
 132 Enter amd_ht_init()\r
 133 Exit amd_ht_init()\r
 134 POST: 0x35\r
 135 SB900 - Early.c - get_sbdn - Start.\r
 136 SB900 - Early.c - get_sbdn - End.\r
 137 cpuSetAMDPCI 00 done\r
 138 Prep FID/VID Node:00 \r
 139 P-state info in MSRC001_0064 is invalid !!!\r
 140 P-state info in MSRc0010064 is invalid !!!\r
 141   F3x80: e600e681 \r
 142   F3x84: 80e641e6 \r
 143   F3xD4: c8810f26 \r
 144   F3xD8: 03001016 \r
 145   F3xDC: 0000611a \r
 146 POST: 0x36\r
 147 core0 started: \r
 148 start_other_cores()\r
 149 init node: 00  cores: 05 \r
 150 Start other core - nodeid: 00  cores: 05\r
 151 POST: 0x37\r
 152 started ap apicid: PPPPPOOOOOSSSSSTTTTT:::::     00000xxxxx3333300000\r\r\r\r\r
 153
 154
 155
 156
 157      cccccooooorrrrreeeeexxxxx:::::          ---------------     {{{{{     AAAAAPPPPPIIIIICCCCCIIIIIDDDDD     =====     0000035124     NNNNNOOOOODDDDDEEEEEIIIIIDDDDD     =====     0000000000     CCCCCOOOOORRRRREEEEEIIIIIDDDDD     =====     0000021354}}}}}     ---------------\r\r\r\r\r
 158
 159
 160
 161
 162 * AmmmmmPiiiiiccccc rrrrr0oooo1occcccooooodddddeeeee:::::     eeeeeqqqqquuuuuiiiiivvvvvaaaaallllleeeeennnnnttttt     rrrrreeeeevvvvv     iiiiiddddd          =====     00000xxxxx1111100000aaaaa00000,,,,,     cccccuuuuurrrrrrrrrreeeeennnnnttttt     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx0000000000000000000000000000000000000000\r\r\r\r\r
 163
 164
 165
 166
 167 startmmemmmiiiidiccc\rccrr
 168 rrrooooocccccooooodddddeeeee:::::     pppppaaaaatttttccccchhhhh     iiiiiddddd     tttttooooo     aaaaapppppppppplllllyyyyy     =====     00000xxxxx000001111100000000000000000000bbbbbfffff\r\r\r\r\r
 169
 170
 171
 172
 173 mm*mmm iiiiicccccArrrrrPoooo occc0ccoo2ooodddddeeeee:::::     uuuuupppppdddddaaaaattttteeeeeddddd     tttttooooo     pppppaaaaatttttccccchhhhh     iiiiiddddd     =====     00000xxxxx000001111100000000000000000000bbbbbfffff          sssssuuuuucccccccccceeeeessssssssss\r\r\r\r\r
 174
 175
 176
 177
 178 \r\r\r\r\r
 179
 180
 181
 182
 183 sccppccctupppauuuurSSSSSteeeeettetdAAtt\rMMAAA
 184 DDMMMMMDDDSSMMMSSRRSRRR     * AP  0    ddddd3ooooonnnnneeeee\r\r\r\r\r
 185
 186
 187
 188
 189 stiiiiinnannniiriiitttttte_____fffffdiiiii\rdddd
 190 dvvvvviiiiiddddd_____ssssstttttaaaaagggggeeeee22222     aaaaapppppiiiiiccccciiiiiddddd:::::     0000042315\r\r\r\r\r
 191
 192
 193
 194
 195 * AP 04started\r
 196 * AP 05started\r
 197 \r
 198 POST: 0x38\r
 199 rs780_early_setup()\r
 200 fam10_optimization()\r
 201 rs780_por_init\r
 202 \r
 203 Begin FIDVID MSR 0xc0010071 0x31c20031 0x40013440 \r
 204 POST: 0x39\r
 205 POST: 0x3a\r
 206 End FIDVIDMSR 0xc0010071 0x31c20031 0x40013440 \r
 207 rs780_htinit cpu_ht_freq=b.\r
 208 rs780_htinit: HT3 mode\r
 209 POST: 0x3b\r
 210 fill_mem_ctrl()\r
 211 POST: 0x40\r
 212 raminit_amdmct()\r
 213 raminit_amdmct begin:\r
 214          DIMMPresence: DIMMValid=c\r
 215          DIMMPresence: DIMMPresent=c\r
 216          DIMMPresence: RegDIMMPresent=0\r
 217          DIMMPresence: DimmECCPresent=0\r
 218          DIMMPresence: DimmPARPresent=0\r
 219          DIMMPresence: Dimmx4Present=0\r
 220          DIMMPresence: Dimmx8Present=c\r
 221          DIMMPresence: Dimmx16Present=0\r
 222          DIMMPresence: DimmPlPresent=0\r
 223          DIMMPresence: DimmDRPresent=c\r
 224          DIMMPresence: DimmQRPresent=0\r
 225          DIMMPresence: DATAload[0]=2\r
 226          DIMMPresence: MAload[0]=10\r
 227          DIMMPresence: MAdimms[0]=1\r
 228          DIMMPresence: DATAload[1]=2\r
 229          DIMMPresence: MAload[1]=10\r
 230          DIMMPresence: MAdimms[1]=1\r
 231          DIMMPresence: Status 1000\r
 232          DIMMPresence: ErrStatus 0\r
 233          DIMMPresence: ErrCode 0\r
 234          DIMMPresence: Done\r
 235 \r
 236                 DCTInit_D: mct_DIMMPresence Done\r
 237 SPDCalcWidth: Status 1000\r
 238 SPDCalcWidth: ErrStatus 0\r
 239 SPDCalcWidth: ErrCode 0\r
 240 SPDCalcWidth: Done\r
 241                 DCTInit_D: mct_SPDCalcWidth Done\r
 242 SPDGetTCL_D: DIMMCASL 4\r
 243 SPDGetTCL_D: DIMMAutoSpeed 4\r
 244 SPDGetTCL_D: Status 1000\r
 245 SPDGetTCL_D: ErrStatus 0\r
 246 SPDGetTCL_D: ErrCode 0\r
 247 SPDGetTCL_D: Done\r
 248 \r
 249 AutoCycTiming: Status 1000\r
 250 AutoCycTiming: ErrStatus 0\r
 251 AutoCycTiming: ErrCode 0\r
 252 AutoCycTiming: Done\r
 253 \r
 254                 DCTInit_D: AutoCycTiming_D Done\r
 255 SPDSetBanks: CSPresent c\r
 256 SPDSetBanks: Status 1000\r
 257 SPDSetBanks: ErrStatus 0\r
 258 SPDSetBanks: ErrCode 0\r
 259 SPDSetBanks: Done\r
 260 \r
 261 AfterStitch pDCTstat->NodeSysBase = 0\r
 262 mct_AfterStitchMemory: pDCTstat->NodeSysLimit = ffffff\r
 263 StitchMemory: Status 1000\r
 264 StitchMemory: ErrStatus 0\r
 265 StitchMemory: ErrCode 0\r
 266 StitchMemory: Done\r
 267 \r
 268 InterleaveBanks_D: Status 1000\r
 269 InterleaveBanks_D: ErrStatus 0\r
 270 InterleaveBanks_D: ErrCode 0\r
 271 InterleaveBanks_D: Done\r
 272 \r
 273 AutoConfig_D: DramControl: 2a06\r
 274 AutoConfig_D: DramTimingLo: 90092\r
 275 AutoConfig_D: DramConfigMisc: 0\r
 276 AutoConfig_D: DramConfigMisc2: 0\r
 277 AutoConfig_D: DramConfigLo: 10000\r
 278 AutoConfig_D: DramConfigHi: f40000b\r
 279 AutoConfig: Status 1000\r
 280 AutoConfig: ErrStatus 0\r
 281 AutoConfig: ErrCode 0\r
 282 AutoConfig: Done\r
 283 \r
 284                 DCTInit_D: AutoConfig_D Done\r
 285                 DCTInit_D: PlatformSpec_D Done\r
 286                 DCTInit_D: StartupDCT_D\r
 287                 DCTInit_D: mct_DIMMPresence Done\r
 288 SPDCalcWidth: Status 1000\r
 289 SPDCalcWidth: ErrStatus 0\r
 290 SPDCalcWidth: ErrCode 0\r
 291 SPDCalcWidth: Done\r
 292                 DCTInit_D: mct_SPDCalcWidth Done\r
 293 AutoCycTiming: Status 1000\r
 294 AutoCycTiming: ErrStatus 0\r
 295 AutoCycTiming: ErrCode 0\r
 296 AutoCycTiming: Done\r
 297 \r
 298                 DCTInit_D: AutoCycTiming_D Done\r
 299 SPDSetBanks: CSPresent c\r
 300 SPDSetBanks: Status 1000\r
 301 SPDSetBanks: ErrStatus 0\r
 302 SPDSetBanks: ErrCode 0\r
 303 SPDSetBanks: Done\r
 304 \r
 305 AfterStitch pDCTstat->NodeSysBase = 0\r
 306 mct_AfterStitchMemory: pDCTstat->NodeSysLimit = 1fffffe\r
 307 StitchMemory: Status 1000\r
 308 StitchMemory: ErrStatus 0\r
 309 StitchMemory: ErrCode 0\r
 310 StitchMemory: Done\r
 311 \r
 312 InterleaveBanks_D: Status 1000\r
 313 InterleaveBanks_D: ErrStatus 0\r
 314 InterleaveBanks_D: ErrCode 0\r
 315 InterleaveBanks_D: Done\r
 316 \r
 317 AutoConfig_D: DramControl: 2a06\r
 318 AutoConfig_D: DramTimingLo: 90092\r
 319 AutoConfig_D: DramConfigMisc: 0\r
 320 AutoConfig_D: DramConfigMisc2: 0\r
 321 AutoConfig_D: DramConfigLo: 10000\r
 322 AutoConfig_D: DramConfigHi: f40000b\r
 323 AutoConfig: Status 1000\r
 324 AutoConfig: ErrStatus 0\r
 325 AutoConfig: ErrCode 0\r
 326 AutoConfig: Done\r
 327 \r
 328                 DCTInit_D: AutoConfig_D Done\r
 329                 DCTInit_D: PlatformSpec_D Done\r
 330                 DCTInit_D: StartupDCT_D\r
 331 mctAutoInitMCT_D: SyncDCTsReady_D\r
 332 mctAutoInitMCT_D: HTMemMapInit_D\r
 333  Node: 00  base: 00  limit: 1ffffff  BottomIO: c00000\r
 334  Node: 00  base: 03  limit: 23fffff \r
 335  Node: 01  base: 00  limit: 00 \r
 336  Node: 02  base: 00  limit: 00 \r
 337  Node: 03  base: 00  limit: 00 \r
 338  Node: 04  base: 00  limit: 00 \r
 339  Node: 05  base: 00  limit: 00 \r
 340  Node: 06  base: 00  limit: 00 \r
 341  Node: 07  base: 00  limit: 00 \r
 342 mctAutoInitMCT_D: CPUMemTyping_D\r
 343          CPUMemTyping: Cache32bTOP:c00000\r
 344          CPUMemTyping: Bottom32bIO:c00000\r
 345          CPUMemTyping: Bottom40bIO:2400000\r
 346 mctAutoInitMCT_D: DQSTiming_D\r
 347 TrainRcvrEn: Status 1100\r
 348 TrainRcvrEn: ErrStatus 0\r
 349 TrainRcvrEn: ErrCode 0\r
 350 TrainRcvrEn: Done\r
 351 \r
 352 TrainDQSRdWrPos: Status 1100\r
 353 TrainDQSRdWrPos: TrainErrors 0\r
 354 TrainDQSRdWrPos: ErrStatus 0\r
 355 TrainDQSRdWrPos: ErrCode 0\r
 356 TrainDQSRdWrPos: Done\r
 357 \r
 358 TrainDQSRdWrPos: Status 1100\r
 359 TrainDQSRdWrPos: TrainErrors 0\r
 360 TrainDQSRdWrPos: ErrStatus 0\r
 361 TrainDQSRdWrPos: ErrCode 0\r
 362 TrainDQSRdWrPos: Done\r
 363 \r
 364 TrainDQSRdWrPos: Status 1100\r
 365 TrainDQSRdWrPos: TrainErrors 0\r
 366 TrainDQSRdWrPos: ErrStatus 0\r
 367 TrainDQSRdWrPos: ErrCode 0\r
 368 TrainDQSRdWrPos: Done\r
 369 \r
 370 TrainDQSRdWrPos: Status 1100\r
 371 TrainDQSRdWrPos: TrainErrors 0\r
 372 TrainDQSRdWrPos: ErrStatus 0\r
 373 TrainDQSRdWrPos: ErrCode 0\r
 374 TrainDQSRdWrPos: Done\r
 375 \r
 376 mctAutoInitMCT_D: UMAMemTyping_D\r
 377 mctAutoInitMCT_D: :OtherTiming\r
 378 InterleaveNodes_D: Status 1100\r
 379 InterleaveNodes_D: ErrStatus 0\r
 380 InterleaveNodes_D: ErrCode 0\r
 381 InterleaveNodes_D: Done\r
 382 \r
 383 InterleaveChannels_D: Node 0\r
 384 InterleaveChannels_D: Status 1100\r
 385 InterleaveChannels_D: ErrStatus 0\r
 386 InterleaveChannels_D: ErrCode 0\r
 387 InterleaveChannels_D: Node 1\r
 388 InterleaveChannels_D: Status 1000\r
 389 InterleaveChannels_D: ErrStatus 0\r
 390 InterleaveChannels_D: ErrCode 0\r
 391 InterleaveChannels_D: Node 2\r
 392 InterleaveChannels_D: Status 1000\r
 393 InterleaveChannels_D: ErrStatus 0\r
 394 InterleaveChannels_D: ErrCode 0\r
 395 InterleaveChannels_D: Node 3\r
 396 InterleaveChannels_D: Status 1000\r
 397 InterleaveChannels_D: ErrStatus 0\r
 398 InterleaveChannels_D: ErrCode 0\r
 399 InterleaveChannels_D: Node 4\r
 400 InterleaveChannels_D: Status 1000\r
 401 InterleaveChannels_D: ErrStatus 0\r
 402 InterleaveChannels_D: ErrCode 0\r
 403 InterleaveChannels_D: Node 5\r
 404 InterleaveChannels_D: Status 1000\r
 405 InterleaveChannels_D: ErrStatus 0\r
 406 InterleaveChannels_D: ErrCode 0\r
 407 InterleaveChannels_D: Node 6\r
 408 InterleaveChannels_D: Status 1000\r
 409 InterleaveChannels_D: ErrStatus 0\r
 410 InterleaveChannels_D: ErrCode 0\r
 411 InterleaveChannels_D: Node 7\r
 412 InterleaveChannels_D: Status 1000\r
 413 InterleaveChannels_D: ErrStatus 0\r
 414 InterleaveChannels_D: ErrCode 0\r
 415 InterleaveChannels_D: Done\r
 416 \r
 417 mctAutoInitMCT_D: ECCInit_D\r
 418 All Done\r
 419 raminit_amdmct end:\r
 420 POST: 0x41\r
 421 POST: 0x42\r
 422 v_esp=000cbef8\r
 423 testx = 5a5a5a5a\r
 424 Copying data from cache to RAM -- switching to use RAM as stack... Done\r
 425 testx = 5a5a5a5a\r
 426 Disabling cache as ram now \r
 427 Clearing initial memory region: Done\r
 428 Loading image.\r
 429 Searching for fallback/coreboot_ram\r
 430 Check cmos_layout.bin\r
 431 Check fallback/romstage\r
 432 Check fallback/coreboot_ram\r
 433 Stage: loading fallback/coreboot_ram @ 0x200000 (1277952 bytes), entry @ 0x200000\r
 434 Stage: done loading.\r
 435 Jumping to image.\r
 436 POST: 0x80\r
 437 POST: 0x39\r
 438 coreboot-4.0-2026-g15127e2-dirty Wed Feb  8 14:12:17 CET 2012 booting...\r
 439 POST: 0x40\r
 440 Enumerating buses...\r
 441 Show all devs...Before device enumeration.\r
 442 Root Device: enabled 1\r
 443 APIC_CLUSTER: 0: enabled 1\r
 444 APIC: 00: enabled 1\r
 445 PCI_DOMAIN: 0000: enabled 1\r
 446 PCI: 00:18.0: enabled 1\r
 447 PCI: 00:00.0: enabled 1\r
 448 PCI: 00:02.0: enabled 1\r
 449 PCI: 00:03.0: enabled 0\r
 450 PCI: 00:04.0: enabled 1\r
 451 PCI: 00:05.0: enabled 0\r
 452 PCI: 00:06.0: enabled 0\r
 453 PCI: 00:07.0: enabled 0\r
 454 PCI: 00:08.0: enabled 0\r
 455 PCI: 00:09.0: enabled 1\r
 456 PCI: 00:0a.0: enabled 1\r
 457 PCI: 00:11.0: enabled 1\r
 458 PCI: 00:12.0: enabled 1\r
 459 PCI: 00:12.2: enabled 1\r
 460 PCI: 00:13.0: enabled 1\r
 461 PCI: 00:13.2: enabled 1\r
 462 PCI: 00:14.0: enabled 1\r
 463 I2C: 00:50: enabled 1\r
 464 I2C: 00:51: enabled 1\r
 465 I2C: 00:52: enabled 1\r
 466 I2C: 00:53: enabled 1\r
 467 PCI: 00:14.1: enabled 1\r
 468 PCI: 00:14.2: enabled 1\r
 469 PCI: 00:14.3: enabled 1\r
 470 PNP: 002e.0: enabled 0\r
 471 PNP: 002e.1: enabled 0\r
 472 PNP: 002e.2: enabled 1\r
 473 PNP: 002e.3: enabled 1\r
 474 PNP: 002e.5: enabled 1\r
 475 PNP: 002e.6: enabled 0\r
 476 PNP: 002e.7: enabled 0\r
 477 PNP: 002e.8: enabled 0\r
 478 PNP: 002e.9: enabled 0\r
 479 PNP: 002e.a: enabled 0\r
 480 PNP: 002e.b: enabled 1\r
 481 PCI: 00:14.4: enabled 0\r
 482 PCI: 00:14.5: enabled 1\r
 483 PCI: 00:14.6: enabled 0\r
 484 PCI: 00:15.0: enabled 1\r
 485 PCI: 00:15.1: enabled 1\r
 486 PCI: 00:15.2: enabled 1\r
 487 PCI: 00:15.3: enabled 1\r
 488 PCI: 00:16.0: enabled 1\r
 489 PCI: 00:16.2: enabled 1\r
 490 PCI: 00:18.1: enabled 1\r
 491 PCI: 00:18.2: enabled 1\r
 492 PCI: 00:18.3: enabled 1\r
 493 PCI: 00:18.4: enabled 1\r
 494 Compare with tree...\r
 495 Root Device: enabled 1\r
 496  APIC_CLUSTER: 0: enabled 1\r
 497   APIC: 00: enabled 1\r
 498  PCI_DOMAIN: 0000: enabled 1\r
 499   PCI: 00:18.0: enabled 1\r
 500    PCI: 00:00.0: enabled 1\r
 501    PCI: 00:02.0: enabled 1\r
 502    PCI: 00:03.0: enabled 0\r
 503    PCI: 00:04.0: enabled 1\r
 504    PCI: 00:05.0: enabled 0\r
 505    PCI: 00:06.0: enabled 0\r
 506    PCI: 00:07.0: enabled 0\r
 507    PCI: 00:08.0: enabled 0\r
 508    PCI: 00:09.0: enabled 1\r
 509    PCI: 00:0a.0: enabled 1\r
 510    PCI: 00:11.0: enabled 1\r
 511    PCI: 00:12.0: enabled 1\r
 512    PCI: 00:12.2: enabled 1\r
 513    PCI: 00:13.0: enabled 1\r
 514    PCI: 00:13.2: enabled 1\r
 515    PCI: 00:14.0: enabled 1\r
 516     I2C: 00:50: enabled 1\r
 517     I2C: 00:51: enabled 1\r
 518     I2C: 00:52: enabled 1\r
 519     I2C: 00:53: enabled 1\r
 520    PCI: 00:14.1: enabled 1\r
 521    PCI: 00:14.2: enabled 1\r
 522    PCI: 00:14.3: enabled 1\r
 523     PNP: 002e.0: enabled 0\r
 524     PNP: 002e.1: enabled 0\r
 525     PNP: 002e.2: enabled 1\r
 526     PNP: 002e.3: enabled 1\r
 527     PNP: 002e.5: enabled 1\r
 528     PNP: 002e.6: enabled 0\r
 529     PNP: 002e.7: enabled 0\r
 530     PNP: 002e.8: enabled 0\r
 531     PNP: 002e.9: enabled 0\r
 532     PNP: 002e.a: enabled 0\r
 533     PNP: 002e.b: enabled 1\r
 534    PCI: 00:14.4: enabled 0\r
 535    PCI: 00:14.5: enabled 1\r
 536    PCI: 00:14.6: enabled 0\r
 537    PCI: 00:15.0: enabled 1\r
 538    PCI: 00:15.1: enabled 1\r
 539    PCI: 00:15.2: enabled 1\r
 540    PCI: 00:15.3: enabled 1\r
 541    PCI: 00:16.0: enabled 1\r
 542    PCI: 00:16.2: enabled 1\r
 543   PCI: 00:18.1: enabled 1\r
 544   PCI: 00:18.2: enabled 1\r
 545   PCI: 00:18.3: enabled 1\r
 546   PCI: 00:18.4: enabled 1\r
 547 Mainboard ASUS M5A99X-EVO Enable. dev=0x00232294\r
 548 Enumerating buses... starting with root now\r
 549 scan_static_bus for Root Device\r
 550 APIC_CLUSTER: 0 enabled\r
 551 PCI_DOMAIN: 0000 enabled\r
 552 APIC_CLUSTER: 0 scanning...\r
 553 cpu_bus_scan: starting...\r
 554   PCI: 00:18.3 siblings=5\r
 555 CPU: APIC: 00 enabled\r
 556 CPU: APIC: 01 enabled\r
 557 CPU: APIC: 02 enabled\r
 558 CPU: APIC: 03 enabled\r
 559 CPU: APIC: 04 enabled\r
 560 CPU: APIC: 05 enabled\r
 561 cpu_bus_scan: done.\r
 562 PCI_DOMAIN: 0000 scanning...\r
 563 PCI: pci_scan_bus for bus 00\r
 564 POST: 0x24\r
 565 pci_scan_bus: before pci_scan_get_dev! devfn: 192\r
 566 pci_scan_bus: after  pci_scan_get_dev!\r
 567 pci_scan_bus: before pci_probe_dev!\r
 568 PCI: 00:18.0 [1022/1200] bus ops\r
 569 PCI: 00:18.0 [1022/1200] enabled\r
 570 pci_scan_bus: after  pci_probe_dev!\r
 571 pci_scan_bus: before pci_scan_get_dev! devfn: 193\r
 572 pci_scan_bus: after  pci_scan_get_dev!\r
 573 pci_scan_bus: before pci_probe_dev!\r
 574 PCI: 00:18.1 [1022/1201] enabled\r
 575 pci_scan_bus: after  pci_probe_dev!\r
 576 pci_scan_bus: before pci_scan_get_dev! devfn: 194\r
 577 pci_scan_bus: after  pci_scan_get_dev!\r
 578 pci_scan_bus: before pci_probe_dev!\r
 579 PCI: 00:18.2 [1022/1202] enabled\r
 580 pci_scan_bus: after  pci_probe_dev!\r
 581 pci_scan_bus: before pci_scan_get_dev! devfn: 195\r
 582 pci_scan_bus: after  pci_scan_get_dev!\r
 583 pci_scan_bus: before pci_probe_dev!\r
 584 PCI: 00:18.3 [1022/1203] ops\r
 585 PCI: 00:18.3 [1022/1203] enabled\r
 586 pci_scan_bus: after  pci_probe_dev!\r
 587 pci_scan_bus: before pci_scan_get_dev! devfn: 196\r
 588 pci_scan_bus: after  pci_scan_get_dev!\r
 589 pci_scan_bus: before pci_probe_dev!\r
 590 PCI: 00:18.4 [1022/1204] enabled\r
 591 pci_scan_bus: after  pci_probe_dev!\r
 592 pci_scan_bus: before pci_scan_get_dev! devfn: 197\r
 593 pci_scan_bus: after  pci_scan_get_dev!\r
 594 pci_scan_bus: before pci_probe_dev!\r
 595 pci_scan_bus: after  pci_probe_dev!\r
 596 pci_scan_bus: before pci_scan_get_dev! devfn: 198\r
 597 pci_scan_bus: after  pci_scan_get_dev!\r
 598 pci_scan_bus: before pci_probe_dev!\r
 599 pci_scan_bus: after  pci_probe_dev!\r
 600 pci_scan_bus: before pci_scan_get_dev! devfn: 199\r
 601 pci_scan_bus: after  pci_scan_get_dev!\r
 602 pci_scan_bus: before pci_probe_dev!\r
 603 pci_scan_bus: after  pci_probe_dev!\r
 604 pci_scan_bus: before pci_scan_get_dev! devfn: 200\r
 605 pci_scan_bus: after  pci_scan_get_dev!\r
 606 pci_scan_bus: before pci_probe_dev!\r
 607 pci_scan_bus: after  pci_probe_dev!\r
 608 pci_scan_bus: before pci_scan_get_dev! devfn: 208\r
 609 pci_scan_bus: after  pci_scan_get_dev!\r
 610 pci_scan_bus: before pci_probe_dev!\r
 611 pci_scan_bus: after  pci_probe_dev!\r
 612 pci_scan_bus: before pci_scan_get_dev! devfn: 216\r
 613 pci_scan_bus: after  pci_scan_get_dev!\r
 614 pci_scan_bus: before pci_probe_dev!\r
 615 pci_scan_bus: after  pci_probe_dev!\r
 616 pci_scan_bus: before pci_scan_get_dev! devfn: 224\r
 617 pci_scan_bus: after  pci_scan_get_dev!\r
 618 pci_scan_bus: before pci_probe_dev!\r
 619 pci_scan_bus: after  pci_probe_dev!\r
 620 pci_scan_bus: before pci_scan_get_dev! devfn: 232\r
 621 pci_scan_bus: after  pci_scan_get_dev!\r
 622 pci_scan_bus: before pci_probe_dev!\r
 623 pci_scan_bus: after  pci_probe_dev!\r
 624 pci_scan_bus: before pci_scan_get_dev! devfn: 240\r
 625 pci_scan_bus: after  pci_scan_get_dev!\r
 626 pci_scan_bus: before pci_probe_dev!\r
 627 pci_scan_bus: after  pci_probe_dev!\r
 628 pci_scan_bus: before pci_scan_get_dev! devfn: 248\r
 629 pci_scan_bus: after  pci_scan_get_dev!\r
 630 pci_scan_bus: before pci_probe_dev!\r
 631 pci_scan_bus: after  pci_probe_dev!\r
 632 POST: 0x25\r
 633 amdfam10_scan_chains: starting...\r
 634 amdfam10_scan_chains: link: 00232608\r
 635 amdfam10_scan_chain: starting...\r
 636 amdfam10_scan_chain: link_type: 0x00000007\r
 637 amdfam10_scan_chain: link_type: 0x00000007\r
 638 amdfam10_scan_chain: before get_ht_c_index\r
 639 amdfam10_scan_chain: after  get_ht_c_index\r
 640 amdfam10_scan_chain: before set_config_map_reg\r
 641 amdfam10_scan_chain: after  set_config_map_reg\r
 642 amdfam10_scan_chain: before hypertransport_scan_chain\r
 643 hypertransport_scan_chain: before ht_collapse_early_enumeration\r
 644 hypertransport_scan_chain: after  ht_collapse_early_enumeration\r
 645 hypertransport_scan_chain: before ht_scan_get_devs\r
 646 hypertransport_scan_chain: after  ht_scan_get_devs\r
 647 hypertransport_scan_chain: before pci_probe_dev\r
 648 PCI: Using configuration type 1\r
 649 rs780_enable: dev=00232860, VID_DID=0x5a141002\r
 650 Bus-0, Dev-0, Fun-0.\r
 651 enable_pcie_bar3()\r
 652 addr=e0000000,bus=0,devfn=40\r
 653 gpp_sb_init nb_dev=0x0, dev=0x40, port=0x8\r
 654 NB_PCI_REG04 = 2.\r
 655 NB_PCI_REG84 = 3000095.\r
 656 NB_PCI_REG4C = 52042.\r
 657 rs780_enable: done\r
 658 PCI: 00:00.0 [1002/5a14] enabled\r
 659 hypertransport_scan_chain: after  pci_probe_dev\r
 660 hypertransport_scan_chain: before ht_lookup_slave_capability\r
 661 Capability: type 0x08 @ 0xf0\r
 662 flags: 0xa803\r
 663 Capability: type 0x08 @ 0xf0\r
 664 Capability: type 0x08 @ 0xc4\r
 665 flags: 0x0281\r
 666 hypertransport_scan_chain: after  ht_lookup_slave_capability\r
 667 hypertransport_scan_chain: end_of_chain.  w00t!\r
 668 hypertransport_scan_chain: before pci_scan_bus!\r
 669 PCI: pci_scan_bus for bus 00\r
 670 PCI: pci_scan_bus limits devfn 0 - devfn ffffffff\r
 671 PCI: pci_scan_bus upper limit too big. Using 0xff.\r
 672 POST: 0x24\r
 673 pci_scan_bus: before pci_scan_get_dev! devfn: 0\r
 674 pci_scan_bus: after  pci_scan_get_dev!\r
 675 pci_scan_bus: before pci_probe_dev!\r
 676 rs780_enable: dev=00232860, VID_DID=0x5a141002\r
 677 Bus-0, Dev-0, Fun-0.\r
 678 enable_pcie_bar3()\r
 679 gpp_sb_init nb_dev=0x0, dev=0x40, port=0x8\r
 680 NB_PCI_REG04 = 2.\r
 681 NB_PCI_REG84 = 3000095.\r
 682 NB_PCI_REG4C = 52042.\r
 683 rs780_enable: done\r
 684 PCI: 00:00.0 [1002/5a14] enabled\r
 685 pci_scan_bus: after  pci_probe_dev!\r
 686 pci_scan_bus: before pci_scan_get_dev! devfn: 1\r
 687 pci_scan_bus: after  pci_scan_get_dev!\r
 688 pci_scan_bus: before pci_probe_dev!\r
 689 pci_scan_bus: after  pci_probe_dev!\r
 690 pci_scan_bus: before pci_scan_get_dev! devfn: 2\r
 691 pci_scan_bus: after  pci_scan_get_dev!\r
 692 pci_scan_bus: before pci_probe_dev!\r
 693 pci_scan_bus: after  pci_probe_dev!\r
 694 pci_scan_bus: before pci_scan_get_dev! devfn: 3\r
 695 pci_scan_bus: after  pci_scan_get_dev!\r
 696 pci_scan_bus: before pci_probe_dev!\r
 697 pci_scan_bus: after  pci_probe_dev!\r
 698 pci_scan_bus: before pci_scan_get_dev! devfn: 4\r
 699 pci_scan_bus: after  pci_scan_get_dev!\r
 700 pci_scan_bus: before pci_probe_dev!\r
 701 pci_scan_bus: after  pci_probe_dev!\r
 702 pci_scan_bus: before pci_scan_get_dev! devfn: 5\r
 703 pci_scan_bus: after  pci_scan_get_dev!\r
 704 pci_scan_bus: before pci_probe_dev!\r
 705 pci_scan_bus: after  pci_probe_dev!\r
 706 pci_scan_bus: before pci_scan_get_dev! devfn: 6\r
 707 pci_scan_bus: after  pci_scan_get_dev!\r
 708 pci_scan_bus: before pci_probe_dev!\r
 709 pci_scan_bus: after  pci_probe_dev!\r
 710 pci_scan_bus: before pci_scan_get_dev! devfn: 7\r
 711 pci_scan_bus: after  pci_scan_get_dev!\r
 712 pci_scan_bus: before pci_probe_dev!\r
 713 pci_scan_bus: after  pci_probe_dev!\r
 714 pci_scan_bus: before pci_scan_get_dev! devfn: 8\r
 715 pci_scan_bus: after  pci_scan_get_dev!\r
 716 pci_scan_bus: before pci_probe_dev!\r
 717 pci_scan_bus: after  pci_probe_dev!\r
 718 pci_scan_bus: before pci_scan_get_dev! devfn: 16\r
 719 pci_scan_bus: after  pci_scan_get_dev!\r
 720 pci_scan_bus: before pci_probe_dev!\r