progs: fun with deepjit (still doesn't work on real hardware :/)
[calu.git] / progs / deepjit.s
index b73b2386d1bc1140c8ea5068a58be2778d7c8fe3..97008f9da9ec1ebf37fc37e2345ad2e00c83551a 100644 (file)
@@ -125,33 +125,38 @@ u_recv_byte:
        ldw r3, UART_STATUS(r10)
        andx r3, UART_RECV_NEW
        brzs+ u_recv_byte; branch if zero
-       xor r0, r0, r0
+
        ldw r0, UART_RECV(r10)
 ;recv byte
+       ldis r0, 0x48
+u_test:
+       ldw r9, UART_STATUS(r10)
+       andx r9, UART_TRANS_EMPTY
+       brnz+ u_test ; branch if not zero
+       stb r0, UART_TRANS(r10)
 
        ;set address of input
-       ldil r1, inputdata@lo
+       ldis r1, inputdata@lo
        ldih r1, inputdata@hi
 
        ;set address of program start
-       ldil r2, prog_start@lo
+       ldis r2, prog_start@lo
        ldih r2, prog_start@hi
 
        ;set address to instruction table
-       ldil r3, instrtable@lo
+       ldis r3, instrtable@lo
        ldih r3, instrtable@hi
 
        ;set address to defer table
-       ldil r9, defertable@lo
+       ldis r9, defertable@lo
        ldih r9, defertable@hi
 
-       ldil r13, PBASE@lo
+       ldis r13, PBASE@lo
        ldih r13, PBASE@hi
 
        ;set programmer address
        stw r2, PADDR(r13)
 
-
        ;call jit compiler
        call+ jit
 
@@ -168,13 +173,24 @@ u_recv_byte:
        call+ prog_start
 
 ;send result
-u_send_byte:
+       push r0
        ldi  r10, UART_BASE@lo
        ldih r10, UART_BASE@hi
+
+u_send_by1:
+       ldw r9, UART_STATUS(r10)
+       andx r9, UART_TRANS_EMPTY
+       brnz+ u_send_by1 ; branch if not zero
+       ldis r0, 0x50
+       stb r0, UART_TRANS(r10)
+
+u_send_byte:
        ldw r9, UART_STATUS(r10)
        andx r9, UART_TRANS_EMPTY
        brnz+ u_send_byte ; branch if not zero
+       pop r0
        stb r0, UART_TRANS(r10)
+
 ;send result
 
        br+ main
@@ -641,48 +657,48 @@ prog_start:
 .data
 jumptable:
 ;0
-.fill 1, vm_eof
-.fill 41, vm_default
+.fill 1, vm_eof/4
+.fill 41, vm_default/4
 ;42
-.fill 1, vm_mul
+.fill 1, vm_mul/4
 ;43
-.fill 1, vm_add
+.fill 1, vm_add/4
 ;44
-.fill 1, vm_default
+.fill 1, vm_default/4
 ;45
-.fill 1, vm_sub
+.fill 1, vm_sub/4
 ;46-47
-.fill 2, vm_default
+.fill 2, vm_default/4
 ;48-57
-.fill 10, vm_consts
+.fill 10, vm_consts/4
 ;58-59
-.fill 2, vm_default
+.fill 2, vm_default/4
 ;60
-.fill 1, vm_lessthan
+.fill 1, vm_lessthan/4
 ;61-67
-.fill 7, vm_default
+.fill 7, vm_default/4
 ;68
-.fill 1, vm_dup
+.fill 1, vm_dup/4
 ;69-72
-.fill 4, vm_default
+.fill 4, vm_default/4
 ;73
-.fill 1, vm_imm
+.fill 1, vm_imm/4
 ;74
-.fill 1, vm_jmp
+.fill 1, vm_jmp/4
 ;75-79
-.fill 5, vm_default
+.fill 5, vm_default/4
 ;80
-.fill 1, vm_pop
+.fill 1, vm_pop/4
 ;81-87
-.fill 7, vm_default
+.fill 7, vm_default/4
 ;88
-.fill 1, vm_xch
+.fill 1, vm_xch/4
 ;89-125
-.fill 37, vm_default
+.fill 37, vm_default/4
 ;126
-.fill 1, vm_not
+.fill 1, vm_not/4
 ;127-255
-.fill 129, vm_default
+.fill 129, vm_default/4
 
 ;we assume not more than 3 entries
 defertable: