isa_cmp: matr-nr. and minor fixes

[calu.git] / 1_isacmp / ppc.tex

diff --git a/1_isacmp/ppc.tex b/1_isacmp/ppc.tex
index ab2751433ff41500f30094ce955ad6d504a14518..734d62864add6744ce4536f514a33febad829157 100644 (file)
--- a/1_isacmp/ppc.tex
+++ b/1_isacmp/ppc.tex
@@ -38,7 +38,7 @@ Die PowerPC Architektur ist also recht vielf\"altig und es gibt daher nicht
 \textit{das} Einsatzgebiet. Im Speziellen gibt es verschiedene \textit{Books}
 die unterschiedliche Bereiche abdecken und je nach den Bed\"urfnissen des CPU
 Herstellers implementiert werden k\"onnen.
-Darunter fallen verschiedene Bereiche wie Floating Point, Signal Processing oder
+Darunter fallen Themen wie Floating Point, Signal Processing oder
 Vector Operationen. Weiters gibt eine sogenannte Basiskategorie die von allen
 Implementierung umgesetzt werden muss.
 
@@ -82,7 +82,7 @@ vorhanden sind, findet man in Tabelle \ref{tab:ppcreg}.
 % level.
 
 Latenzen sind auf ISA Niveau nicht sichtbar, man kann dem Prozessor aber
-Voraussagen mitteilen. Zum Beispiel, ist bei der gegebenen Funktion
+Voraussagen mitteilen. Beispielsweise ist bei der gegebenen Funktion
 \texttt{sum()} die L\"ange auf Null zu pr\"ufen. Da im allgemeinen Fall ein Wert
 ungleich Null erwartet wird, kann dem Sprung eine Voraussage mitteilen, wobei
 \texttt{-} f\"ur Sprung wird nicht ausgef\"uhrt und \texttt{+} f\"ur das
@@ -125,6 +125,8 @@ W\"unsche: Keine.
 In der Schleife werden also drei Befehle ausgef\"uhrt, wobei \texttt{lwzu} zwei
 Taktzyklen ben\"otigt und \texttt{add} einen Zylus braucht. \texttt{bdnz}
 braucht im allgemeinen Fall \textit{keinen} Zyklus, da die Hardware den Sprung
-schon sehr fr\"uh in der Pipeline berechnen kann. Die Codegr\"o\ss{}e der
+schon sehr fr\"uh in der Pipeline berechnen kann
+\footnote{Zyklendauer aus dem Datenblatt des PowerPC 750CXe entnommen}.
+Die Codegr\"o\ss{}e der
 Schleife betr\"agt 12 Byte, da jede Instruktion 4 Byte gross ist.