X-Git-Url: http://wien.tomnetworks.com/gitweb/?a=blobdiff_plain;f=src%2FTODO;h=b8c433110324405bdbf505939a682af9a487834e;hb=bf75cb8c3677b2cfba48b8d6a44fc3430f6ac9e4;hp=58845a91bcbf85da26dfc35b06b218438784cc2f;hpb=84b6ef65190dbb25538b87572d2b2312ee447107;p=hwmod.git

diff --git a/src/TODO b/src/TODO
index 58845a9..b8c4331 100644
--- a/src/TODO
+++ b/src/TODO
@@ -1,29 +1,31 @@
-- debounce fuer sys_res_n und btnA -- einfach die debounce entity vom example
-  hernehmen
-
-
 - rs232/pc-kommunikation: RAM dumpen
 
+- fuer jede entity eine component definition machen und diese verwenden (in der
+  top-level entity und in den simulationen).
+	  $ grep 'work.' *.vhd
+  sollte hilfreich sein.
 
-- uart rx oversampling, uart rx synchronizen (vlg. debouncing/sync*.vhd)
+== low prio ==
+- logic elements eliminieren
 
+== jakob/thomas fragen ==
+- sram warning @ quartus => duerfen wir ignorieren
 
-- postlayout: nochmal testen obs im tilab wirklich ned geht.
+- coverage fuer abgabe noetig? => nein
 
-== BUGS ==
-- warum ist in beh_history s_done und finished manchmal 'X'?
+- bei -cover funktioniert 's' nicht, siehe http://pastebin.com/p8RwNk7j => keine
+  ahnung, wenns geht minimalbeispiel machen
 
+- wie detailiert muessen die screenshots der simulationen sein? => man soll was
+  erkennen und erklaeren koennen dazu.
 
-== low prio ==
-- logic elements eliminieren
-
-== jakob/thomas fragen ==
-- sram warning @ quartus
-- coverage fuer abgabe noetig?
-- bei -cover funktioniert 's' nicht, siehe http://pastebin.com/p8RwNk7j
-- wie detailiert muessen die screenshots der simulationen sein?
 - warum ist auf seite 14 im foliensatz "VHDL_Architecture" "directly at
   instantation" durchgestrichen? :/ (wird so ziemlich ueberall verwendet hier)
+  => deprecated und man soll mindestens component definitionen fuer alle module
+  machen
+
+- postlayout: geht im tilab nicht... reicht screenshot? => ja
+
 
 
 == FAQ =