X-Git-Url: http://wien.tomnetworks.com/gitweb/?a=blobdiff_plain;f=src%2FTODO;h=6afbd9f34db6e1ff631238c3fd753080a291a767;hb=b42b2b9d669e1d12db43c70704b4657901d1ab02;hp=f71752a73b4df4c12b5c35db201e1719f788713a;hpb=20d4987577393bdd84643d9b2f73ff08c1031fe0;p=hwmod.git

diff --git a/src/TODO b/src/TODO
index f71752a..6afbd9f 100644
--- a/src/TODO
+++ b/src/TODO
@@ -1,32 +1,29 @@
-- debounce fuer sys_res_n und btnA -- einfach die debounce entity vom example
-  hernehmen
-
+- pc-kommunikation: ein wait state fehlt warum es momentan zu komischem
+  verhalten in der state machine kommt.
 
 - rs232/pc-kommunikation: RAM dumpen
 
+== low prio ==
+- logic elements eliminieren
 
-- uart rx oversampling, uart rx synchronizen (vlg. debouncing/sync*.vhd)
-
-
-- postlayout: nochmal testen obs im tilab wirklich ned geht.
-
-
-- gen_pkg: unsigned fuer hspalte, hzeile
+== jakob/thomas fragen ==
+- sram warning @ quartus => duerfen wir ignorieren
 
-== BUGS ==
-- warum ist in beh_history s_done und finished manchmal 'X'?
+- coverage fuer abgabe noetig? => nein
 
+- bei -cover funktioniert 's' nicht, siehe http://pastebin.com/p8RwNk7j => keine
+  ahnung, wenns geht minimalbeispiel machen
 
-== low prio ==
-- logic elements eliminieren
+- wie detailiert muessen die screenshots der simulationen sein? => man soll was
+  erkennen und erklaeren koennen dazu.
 
-== jakob/thomas fragen ==
-- sram warning @ quartus
-- coverage fuer abgabe noetig?
-- bei -cover funktioniert 's' nicht, siehe http://pastebin.com/p8RwNk7j
-- wie detailiert muessen die screenshots der simulationen sein?
 - warum ist auf seite 14 im foliensatz "VHDL_Architecture" "directly at
   instantation" durchgestrichen? :/ (wird so ziemlich ueberall verwendet hier)
+  => deprecated und man soll mindestens component definitionen fuer alle module
+  machen
+
+- postlayout: geht im tilab nicht... reicht screenshot? => ja
+
 
 
 == FAQ =