1. This patch adds CAR for Intel P6 series processors.
[coreboot.git] / src / southbridge / intel / i82801dx / i82801dx_tco_timer.c
index ea5485f79939bce25be64579ef4d83661e04d8c1..a778d0851d266fe9bffeb9e2d96123a354fa229b 100644 (file)
@@ -3,9 +3,10 @@
  *
  * Copyright (C) 2008 Joseph Smith <joe@settoplinux.org>
  *
- * This program is free software; you can redistribute it and/or modify
- * it under the terms of the GNU General Public License version 2 as
- * published by the Free Software Foundation.
+ * This program is free software; you can redistribute it and/or
+ * modify it under the terms of the GNU General Public License as
+ * published by the Free Software Foundation; version 2 of
+ * the License.
  *
  * This program is distributed in the hope that it will be useful,
  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  *
  * You should have received a copy of the GNU General Public License
  * along with this program; if not, write to the Free Software
- * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301 USA
- *
+ * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston,
+ * MA 02110-1301 USA
  */
 
 static void i82801dx_halt_tco_timer(void)
 {
-       device_t dev;
-       uint16_t halt_tco_timer;
-
        /* Set the LPC device statically. */
-       dev = PCI_DEV(0x0, 0x1f, 0x0);
+       device_t dev = PCI_DEV(0x0, 0x1f, 0x0);
 
        /* Temporarily set ACPI base address (I/O space). */
        pci_write_config32(dev, PMBASE, (PMBASE_ADDR | 1));
@@ -33,5 +31,6 @@ static void i82801dx_halt_tco_timer(void)
        pci_write_config8(dev, ACPI_CNTL, 0x10);
 
        /* Halt the TCO timer, preventing SMI and automatic reboot */
-       outw(inw(PMBASE_ADDR + TCOBASE + TCO1_CNT) | (1 << 11), PMBASE_ADDR + TCOBASE + TCO1_CNT);
+       outw(inw(PMBASE_ADDR + TCOBASE + TCO1_CNT) | (1 << 11),
+            PMBASE_ADDR + TCOBASE + TCO1_CNT);
 }