display: vorbereitungen fuer eine art $PS1 :p

[hwmod.git] / spec / speck.tex

diff --git a/spec/speck.tex b/spec/speck.tex
index dbe6ed449d58b1dbfd9b3f7edc4f219969b21039..c5d89c74ec4efbf095fb344f52b88ac12172acbd 100644 (file)
--- a/spec/speck.tex
+++ b/spec/speck.tex
@@ -615,6 +615,17 @@ verarbeitet werden.
 \emph{error} ein Schl\"usselwort in VHDL ist.
 \item Die Richtungen bei den Signalen \emph{p\_read} und \emph{p\_write} wurden
 jeweils im Modul Parser und History vertauscht.
+\item Parser $\Rightarrow$ History: \emph{p\_rw} und \emph{p\_spalte} unnoetig.
+\item aussagekr\"aftigere Fehlermeldungen.
+\item ALU: signal \emph{opM} fuer restberechnung
+\item Parser: Signale der ALU bleiben intern.
+\item Scanner: fehler in der state-maschine: ein extriger uebergang von
+\emph{read} auf \emph{\"ubernehmen} ist n\"otig um leerzeichen \"ubernehmen zu
+k\"oennen.
+\item History $\Rightarrow$ Display: ein zus\"atzliches Signal \emph{d\_new\_bs}.
+\item Display $\Rightarrow$ History: die Breite f\"ur \emph{d\_zeile} muss
+ebenfalls so breit wie \emph{p\_zeile} sein (zumindest vereinfacht das die
+Implementierung)
 \end{itemize}
 
 \end{document}