#
memory_barrier: len:4
nop: len:4
+relaxed_nop: len:4
break: len:4
jmp: len:92
call: dest:v clob:c len:20
-calli: dest:v clob:c len:20
-ret: len:8
-br.s: len:8
-brfalse.s: len:8
-brtrue.s: len:8
-beq.s: len:8
-bge.s: len:8
-bgt.s: len:8
-ble.s: len:8
-blt.s: len:8
-bne.un.s: len:8
-bge.un.s: len:8
-bgt.un.s: len:8
-ble.un.s: len:8
-blt.un.s: len:8
br: len:16
-brfalse: len:8
-brtrue: len:8
-beq: len:8
-bge: len:8
-bgt: len:8
-ble: len:8
-blt: len:8
-bne.un: len:8
-bge.un: len:8
-bgt.un: len:8
-ble.un: len:8
-blt.un: len:8
switch: src1:i len:40
-ldind.i1: dest:i len:8
-ldind.u1: dest:i len:8
-ldind.i2: dest:i len:8
-ldind.u2: dest:i len:8
-ldind.i4: dest:i len:8
-ldind.u4: dest:i len:8
-ldind.i: dest:i len:8
-ldind.ref: dest:i len:8
-stind.ref: src1:b src2:i
-stind.i1: src1:b src2:i
-stind.i2: src1:b src2:i
-stind.i4: src1:b src2:i
-stind.r4: src1:b src2:f
-stind.r8: src1:b src2:f
-add: dest:i src1:i src2:i len:4
-sub: dest:i src1:i src2:i len:4
-mul: dest:i src1:i src2:i len:20
-div: dest:i src1:i src2:i len:76
-div.un: dest:i src1:i src2:i len:76
-rem: dest:i src1:i src2:i len:76
-rem.un: dest:i src1:i src2:i len:76
-and: dest:i src1:i src2:i len:4
-or: dest:i src1:i src2:i len:4
-xor: dest:i src1:i src2:i len:4
-shl: dest:i src1:i src2:i len:4
-shr: dest:i src1:i src2:i len:4
-shr.un: dest:i src1:i src2:i len:4
-neg: dest:i src1:i len:4
-not: dest:i src1:i len:4
-conv.i1: dest:i src1:i len:8
-conv.i2: dest:i src1:i len:8
-conv.i4: dest:i src1:i len:4
-conv.r4: dest:f src1:i len:36
-conv.r8: dest:f src1:i len:36
-conv.u4: dest:i src1:i
+
callvirt: dest:v clob:c len:20
-conv.r.un: dest:f src1:i len:32
+int_conv_to_r_un: dest:f src1:i len:32
throw: src1:i len:24
rethrow: src1:i len:24
-ckfinite: dest:f src1:f len:24
-conv.u2: dest:i src1:i len:8
-conv.u1: dest:i src1:i len:4
-conv.i: dest:i src1:i len:4
-add.ovf: dest:i src1:i src2:i len:64
-add.ovf.un: dest:i src1:i src2:i len:64
-mul.ovf: dest:i src1:i src2:i len:64
-# this opcode is handled specially in the code generator
-mul.ovf.un: dest:i src1:i src2:i len:64
-sub.ovf: dest:i src1:i src2:i len:64
-sub.ovf.un: dest:i src1:i src2:i len:64
-add_ovf_carry: dest:i src1:i src2:i len:64
-sub_ovf_carry: dest:i src1:i src2:i len:64
-add_ovf_un_carry: dest:i src1:i src2:i len:64
-sub_ovf_un_carry: dest:i src1:i src2:i len:64
+ckfinite: dest:f src1:f len:52
start_handler: len:16
endfinally: len:12
-conv.u: dest:i src1:i len:4
ceq: dest:i len:16
cgt: dest:i len:16
cgt.un: dest:i len:16
clt: dest:i len:16
clt.un: dest:i len:16
localloc: dest:i src1:i len:60
-rethrow: len:24
compare: src1:i src2:i len:20
compare_imm: src1:i len:20
fcompare: src1:f src2:f len:12
oparglist: src1:i len:12
-outarg: src1:i len:1
-outarg_imm: len:5
-setret: dest:v src1:i len:4
setlret: src1:i src2:i len:12
-setreg: dest:i src1:i len:8 clob:r
-setregimm: dest:i len:8 clob:r
-setfreg: dest:f src1:f len:8 clob:r
checkthis: src1:b len:4
+
voidcall: len:20 clob:c
voidcall_reg: src1:i len:20 clob:c
voidcall_membase: src1:b len:20 clob:c
+
fcall: dest:g len:20 clob:c
fcall_reg: dest:g src1:i len:20 clob:c
fcall_membase: dest:g src1:b len:20 clob:c
+
lcall: dest:V len:28 clob:c
lcall_reg: dest:V src1:i len:28 clob:c
lcall_membase: dest:V src1:b len:28 clob:c
+
+call_reg: dest:v src1:i len:20 clob:c
+call_membase: dest:v src1:b len:20 clob:c
+
vcall: len:16 clob:c
vcall_reg: src1:i len:20 clob:c
vcall_membase: src1:b len:20 clob:c
-call_reg: dest:v src1:i len:20 clob:c
-call_membase: dest:v src1:b len:20 clob:c
+
+vcall2: len:16 clob:c
+vcall2_reg: src1:i len:20 clob:c
+vcall2_membase: src1:b len:20 clob:c
+
+jump_table: dest:i len:8
+
iconst: dest:i len:12
+i8const: dest:l len:24
r4const: dest:f len:20
r8const: dest:f len:28
label: len:0
store_membase_imm: dest:b len:20
-store_membase_reg: dest:b src1:i len:16
+store_membase_reg: dest:b src1:i len:20
storei1_membase_imm: dest:b len:20
-storei1_membase_reg: dest:b src1:i len:16
+storei1_membase_reg: dest:b src1:i len:20
storei2_membase_imm: dest:b len:20
-storei2_membase_reg: dest:b src1:i len:16
+storei2_membase_reg: dest:b src1:i len:20
storei4_membase_imm: dest:b len:20
-storei4_membase_reg: dest:b src1:i len:16
+storei4_membase_reg: dest:b src1:i len:20
storei8_membase_imm: dest:b
-storei8_membase_reg: dest:b src1:i
-storer4_membase_reg: dest:b src1:f len:16
-storer8_membase_reg: dest:b src1:f len:16
-load_membase: dest:i src1:b len:16
-loadi1_membase: dest:i src1:b len:16
-loadu1_membase: dest:i src1:b len:16
-loadi2_membase: dest:i src1:b len:16
-loadu2_membase: dest:i src1:b len:16
-loadi4_membase: dest:i src1:b len:16
-loadu4_membase: dest:i src1:b len:16
-loadi8_membase: dest:i src1:b
-loadr4_membase: dest:f src1:b len:16
-loadr8_membase: dest:f src1:b len:16
+storei8_membase_reg: dest:b src1:i len:20
+storer4_membase_reg: dest:b src1:f len:20
+storer8_membase_reg: dest:b src1:f len:20
+load_membase: dest:i src1:b len:20
+loadi1_membase: dest:i src1:b len:20
+loadu1_membase: dest:i src1:b len:20
+loadi2_membase: dest:i src1:b len:20
+loadu2_membase: dest:i src1:b len:20
+loadi4_membase: dest:i src1:b len:20
+loadu4_membase: dest:i src1:b len:20
+loadi8_membase: dest:i src1:b len:20
+loadr4_membase: dest:f src1:b len:20
+loadr8_membase: dest:f src1:b len:20
+load_memindex: dest:i src1:b src2:i len:4
+loadi1_memindex: dest:i src1:b src2:i len:12
+loadu1_memindex: dest:i src1:b src2:i len:12
+loadi2_memindex: dest:i src1:b src2:i len:12
+loadu2_memindex: dest:i src1:b src2:i len:12
+loadi4_memindex: dest:i src1:b src2:i len:12
+loadu4_memindex: dest:i src1:b src2:i len:12
+loadr4_memindex: dest:f src1:b src2:i len:12
+loadr8_memindex: dest:f src1:b src2:i len:12
+store_memindex: dest:b src1:i src2:i len:12
+storei1_memindex: dest:b src1:i src2:i len:12
+storei2_memindex: dest:b src1:i src2:i len:12
+storei4_memindex: dest:b src1:i src2:i len:12
+storer4_memindex: dest:b src1:f src2:i len:12
+storer8_memindex: dest:b src1:f src2:i len:12
loadu4_mem: dest:i len:8
move: dest:i src1:i len:4
fmove: dest:f src1:f len:8
shl_imm: dest:i src1:i len:8
shr_imm: dest:i src1:i len:8
shr_un_imm: dest:i src1:i len:8
+
+# Linear IR opcodes
+dummy_use: src1:i len:0
+dummy_store: len:0
+not_reached: len:0
+not_null: src1:i len:0
+
+# 32 bit opcodes
+int_add: dest:i src1:i src2:i len:4
+int_sub: dest:i src1:i src2:i len:4
+int_mul: dest:i src1:i src2:i len:4
+int_div: dest:i src1:i src2:i len:84
+int_div_un: dest:i src1:i src2:i len:40
+int_rem: dest:i src1:i src2:i len:84
+int_rem_un: dest:i src1:i src2:i len:40
+int_and: dest:i src1:i src2:i len:4
+int_or: dest:i src1:i src2:i len:4
+int_xor: dest:i src1:i src2:i len:4
+int_shl: dest:i src1:i src2:i len:4
+int_shr: dest:i src1:i src2:i len:4
+int_shr_un: dest:i src1:i src2:i len:4
+int_neg: dest:i src1:i len:4
+int_not: dest:i src1:i len:4
+int_conv_to_i1: dest:i src1:i len:8
+int_conv_to_i2: dest:i src1:i len:8
+int_conv_to_i4: dest:i src1:i len:4
+int_conv_to_r4: dest:f src1:i len:36
+int_conv_to_r8: dest:f src1:i len:36
+int_conv_to_u4: dest:i src1:i
+int_conv_to_u2: dest:i src1:i len:8
+int_conv_to_u1: dest:i src1:i len:4
+int_beq: len:8
+int_bge: len:8
+int_bgt: len:8
+int_ble: len:8
+int_blt: len:8
+int_bne_un: len:8
+int_bge_un: len:8
+int_bgt_un: len:8
+int_ble_un: len:8
+int_blt_un: len:8
+int_add_ovf: dest:i src1:i src2:i len:16
+int_add_ovf_un: dest:i src1:i src2:i len:16
+int_mul_ovf: dest:i src1:i src2:i len:56
+int_mul_ovf_un: dest:i src1:i src2:i len:56
+int_sub_ovf: dest:i src1:i src2:i len:16
+int_sub_ovf_un: dest:i src1:i src2:i len:16
+
+int_adc: dest:i src1:i src2:i len:4
+int_addcc: dest:i src1:i src2:i len:4
+int_subcc: dest:i src1:i src2:i len:4
+int_sbb: dest:i src1:i src2:i len:4
+int_adc_imm: dest:i src1:i len:12
+int_sbb_imm: dest:i src1:i len:12
+
+int_add_imm: dest:i src1:i len:12
+int_sub_imm: dest:i src1:i len:12
+int_mul_imm: dest:i src1:i len:12
+int_div_imm: dest:i src1:i len:20
+int_div_un_imm: dest:i src1:i len:12
+int_rem_imm: dest:i src1:i len:28
+int_rem_un_imm: dest:i src1:i len:16
+int_and_imm: dest:i src1:i len:12
+int_or_imm: dest:i src1:i len:12
+int_xor_imm: dest:i src1:i len:12
+int_shl_imm: dest:i src1:i len:8
+int_shr_imm: dest:i src1:i len:8
+int_shr_un_imm: dest:i src1:i len:8
+
+int_ceq: dest:i len:16
+int_cgt: dest:i len:16
+int_cgt_un: dest:i len:16
+int_clt: dest:i len:16
+int_clt_un: dest:i len:16
+
cond_exc_eq: len:32
cond_exc_ne_un: len:32
cond_exc_lt: len:32
cond_exc_no: len:32
cond_exc_c: len:32
cond_exc_nc: len:32
+
+cond_exc_ieq: len:32
+cond_exc_ine_un: len:32
+cond_exc_ilt: len:32
+cond_exc_ilt_un: len:32
+cond_exc_igt: len:32
+cond_exc_igt_un: len:32
+cond_exc_ige: len:32
+cond_exc_ige_un: len:32
+cond_exc_ile: len:32
+cond_exc_ile_un: len:32
+cond_exc_iov: len:12
+cond_exc_ino: len:32
+cond_exc_ic: len:12
+cond_exc_inc: len:32
+
+icompare: src1:i src2:i len:4
+icompare_imm: src1:i len:12
+
+# 64 bit opcodes
+long_add: dest:i src1:i src2:i len:4
+long_sub: dest:i src1:i src2:i len:4
+long_mul: dest:i src1:i src2:i len:8
+long_mul_imm: dest:i src1:i len:4
+long_div: dest:i src1:i src2:i len:40
+long_div_un: dest:i src1:i src2:i len:16
+long_rem: dest:i src1:i src2:i len:48
+long_rem_un: dest:i src1:i src2:i len:24
+long_and: dest:i src1:i src2:i len:4
+long_or: dest:i src1:i src2:i len:4
+long_xor: dest:i src1:i src2:i len:4
+long_shl: dest:i src1:i src2:i len:4
+long_shl_imm: dest:i src1:i len:4
+long_shr: dest:i src1:i src2:i len:4
+long_shr_un: dest:i src1:i src2:i len:4
+long_shr_imm: dest:i src1:i len:4
+long_shr_un_imm: dest:i src1:i len:4
+long_neg: dest:i src1:i len:4
+long_not: dest:i src1:i len:4
long_conv_to_i1: dest:i src1:l len:32
long_conv_to_i2: dest:i src1:l len:32
long_conv_to_i4: dest:i src1:l len:32
long_conv_to_u1: dest:i src1:l len:32
long_conv_to_i: dest:i src1:l len:32
long_conv_to_ovf_i: dest:i src1:i src2:i len:32
-long_mul_ovf:
+long_conv_to_ovf_i4_2: dest:i src1:i src2:i len:32
+zext_i4: dest:i src1:i len:16
+sext_i4: dest:i src1:i len:16
+
+long_beq: len:8
+long_bge: len:8
+long_bgt: len:8
+long_ble: len:8
+long_blt: len:8
+long_bne_un: len:8
+long_bge_un: len:8
+long_bgt_un: len:8
+long_ble_un: len:8
+long_blt_un: len:8
+long_add_ovf: dest:i src1:i src2:i len:16
+long_add_ovf_un: dest:i src1:i src2:i len:16
+long_mul_ovf: dest:i src1:i src2:i len:16
+long_mul_ovf_un: dest:i src1:i src2:i len:16
+long_sub_ovf: dest:i src1:i src2:i len:16
+long_sub_ovf_un: dest:i src1:i src2:i len:16
+
+long_ceq: dest:i len:12
+long_cgt: dest:i len:12
+long_cgt_un: dest:i len:12
+long_clt: dest:i len:12
+long_clt_un: dest:i len:12
+
+long_add_imm: dest:i src1:i clob:1 len:4
+long_sub_imm: dest:i src1:i clob:1 len:4
+long_and_imm: dest:i src1:i clob:1 len:4
+long_or_imm: dest:i src1:i clob:1 len:4
+long_xor_imm: dest:i src1:i clob:1 len:4
+
+lcompare: src1:i src2:i len:4
+lcompare_imm: src1:i len:12
+
long_conv_to_r_un: dest:f src1:i src2:i len:37
-float_beq: src1:f src2:f len:16
-float_bne_un: src1:f src2:f len:16
-float_blt: src1:f src2:f len:16
-float_blt_un: src1:f src2:f len:16
-float_bgt: src1:f src2:f len:16
-float_btg_un: src1:f src2:f len:16
-float_bge: src1:f src2:f len:16
-float_bge_un: src1:f src2:f len:16
-float_ble: src1:f src2:f len:16
-float_ble_un: src1:f src2:f len:16
+
+float_beq: len:16
+float_bne_un: len:16
+float_blt: len:16
+float_blt_un: len:16
+float_bgt: len:16
+float_bgt_un: len:16
+float_bge: len:16
+float_bge_un: len:16
+float_ble: len:16
+float_ble_un: len:16
+
float_add: dest:f src1:f src2:f len:4
float_sub: dest:f src1:f src2:f len:4
float_mul: dest:f src1:f src2:f len:4
float_clt: dest:i src1:f src2:f len:20
float_clt_un: dest:i src1:f src2:f len:20
float_conv_to_u: dest:i src1:f len:36
-call_handler: len:20
+call_handler: len:20 clob:c
endfilter: src1:i len:16
aot_const: dest:i len:8
sqrt: dest:f src1:f len:4
mips_cvtsd: dest:f src1:f len:8
mips_fbeq: src1:f src2:f len:16
mips_fbge: src1:f src2:f len:16
+mips_fbge_un: src1:f src2:f len:16
mips_fbgt: src1:f src2:f len:16
+mips_fbgt_un: src1:f src2:f len:16
mips_fble: src1:f src2:f len:16
+mips_fble_un: src1:f src2:f len:16
mips_fblt: src1:f src2:f len:16
+mips_fblt_un: src1:f src2:f len:16
mips_fbne: src1:f src2:f len:16
mips_lwc1: dest:f src1:b len:16
mips_mtc1_s: dest:f src1:i len:8
+mips_mtc1_s2: dest:f src1:i src2:i len:8
mips_mfc1_s: dest:i src1:f len:8
mips_mtc1_d: dest:f src1:i len:8
mips_mfc1_d: dest:i src1:f len:8
mips_slt: dest:i src1:i src2:i len:4
mips_sltiu: dest:i src1:i len:4
mips_sltu: dest:i src1:i src2:i len:4
-mips_xori: dest:i src1:i len:4
-mips_cond_exc_eq: src1:i src2:i len:40
-mips_cond_exc_ge: src1:i src2:i len:40
-mips_cond_exc_gt: src1:i src2:i len:40
-mips_cond_exc_le: src1:i src2:i len:40
-mips_cond_exc_lt: src1:i src2:i len:40
-mips_cond_exc_ne_un: src1:i src2:i len:40
-mips_cond_exc_ge_un: src1:i src2:i len:40
-mips_cond_exc_gt_un: src1:i src2:i len:40
-mips_cond_exc_le_un: src1:i src2:i len:40
-mips_cond_exc_lt_un: src1:i src2:i len:40
-mips_cond_exc_ov: src1:i src2:i len:40
-mips_cond_exc_no: src1:i src2:i len:40
-mips_cond_exc_c: src1:i src2:i len:40
-mips_cond_exc_nc: src1:i src2:i len:40
-mips_cond_exc_ieq: src1:i src2:i len:40
-mips_cond_exc_ige: src1:i src2:i len:40
-mips_cond_exc_igt: src1:i src2:i len:40
-mips_cond_exc_ile: src1:i src2:i len:40
-mips_cond_exc_ilt: src1:i src2:i len:40
-mips_cond_exc_ine_un: src1:i src2:i len:40
-mips_cond_exc_ige_un: src1:i src2:i len:40
-mips_cond_exc_igt_un: src1:i src2:i len:40
-mips_cond_exc_ile_un: src1:i src2:i len:40
-mips_cond_exc_ilt_un: src1:i src2:i len:40
-mips_cond_exc_iov: src1:i src2:i len:40
-mips_cond_exc_ino: src1:i src2:i len:40
-mips_cond_exc_ic: src1:i src2:i len:40
-mips_cond_exc_inc: src1:i src2:i len:40
+mips_cond_exc_eq: src1:i src2:i len:44
+mips_cond_exc_ge: src1:i src2:i len:44
+mips_cond_exc_gt: src1:i src2:i len:44
+mips_cond_exc_le: src1:i src2:i len:44
+mips_cond_exc_lt: src1:i src2:i len:44
+mips_cond_exc_ne_un: src1:i src2:i len:44
+mips_cond_exc_ge_un: src1:i src2:i len:44
+mips_cond_exc_gt_un: src1:i src2:i len:44
+mips_cond_exc_le_un: src1:i src2:i len:44
+mips_cond_exc_lt_un: src1:i src2:i len:44
+mips_cond_exc_ov: src1:i src2:i len:44
+mips_cond_exc_no: src1:i src2:i len:44
+mips_cond_exc_c: src1:i src2:i len:44
+mips_cond_exc_nc: src1:i src2:i len:44
+mips_cond_exc_ieq: src1:i src2:i len:44
+mips_cond_exc_ige: src1:i src2:i len:44
+mips_cond_exc_igt: src1:i src2:i len:44
+mips_cond_exc_ile: src1:i src2:i len:44
+mips_cond_exc_ilt: src1:i src2:i len:44
+mips_cond_exc_ine_un: src1:i src2:i len:44
+mips_cond_exc_ige_un: src1:i src2:i len:44
+mips_cond_exc_igt_un: src1:i src2:i len:44
+mips_cond_exc_ile_un: src1:i src2:i len:44
+mips_cond_exc_ilt_un: src1:i src2:i len:44
+mips_cond_exc_iov: src1:i src2:i len:44
+mips_cond_exc_ino: src1:i src2:i len:44
+mips_cond_exc_ic: src1:i src2:i len:44
+mips_cond_exc_inc: src1:i src2:i len:44