isa_cmp: arm updated

[calu.git] / 1_isacmp / cmp.tex

diff --git a/1_isacmp/cmp.tex b/1_isacmp/cmp.tex
index 51a88887dbf4fb874566cfe52f72ec6258cc8c74..55d890c9385617bc6ba8ee0c4ea2a437b5c9a4ec 100644 (file)
--- a/1_isacmp/cmp.tex
+++ b/1_isacmp/cmp.tex
@@ -9,20 +9,16 @@ Die Instruktionsetgr\"o\ss e ist bei AVR und MCS-51, durch die 8-Bit bedingt, eh
 Das Sichern der R\"ucksprungadresse wird unterschiedlich gehandelt, AVR und MCS-51 sichern die Adresse automatisch auf den Stack. PowerPC, SPEAR2 und ARM sichern die R\"ucksprungadresse in ein Register.
 Codesize und Ausf\"uhrungszeit des Codest\"ucks \texttt{sum} sind in Tabelle \ref{cmp_tab} ersichtlich. Es ist ersichtlich das die Prozessoren mit h\"oherer Instruktionsl\"ange besser abschneiden wenn es um Codesize und Anzahl der Zyklen geht, was aber auch nicht verwundert. \\
 
-       
+
 \begin{table}[h]
 \begin{center}
        \begin{tabular}{|l|c|c|c|c|c|}\hline
                Anzahl        & AVR   & ARM & PowerPC & MCS-51 & SPEAR2 \\ \hline
-               Instruktionen & 9     & 6   & 3       & 21     & 6      \\ \hline
+               Instruktionen & 9     & 4   & 3       & 21     & 6      \\ \hline
                Zyklen        & 13/14 & 8   & 3       & 30     & 7      \\ \hline
-               Bytes         & 18    &     & 12      & 32     & 12     \\ \hline
+               Bytes         & 18    & 16  & 12      & 32     & 12     \\ \hline
        \end{tabular}
        \caption{Vergleich der ISAs anhand der erfassten Kennwerte}
        \label{cmp_tab}
 \end{center}
 \end{table}
-
-
-
-\huge{ARM CODESIZE FEHLT!!!}