isa_cmp: Loopsize added

[calu.git] / 1_isacmp / 8051.tex

diff --git a/1_isacmp/8051.tex b/1_isacmp/8051.tex
index 471710579e11f6889a31aa419f2538da8875e1db..0fe9dc74128058a1c9eaecd480ab490a61a17b2f 100644 (file)
--- a/1_isacmp/8051.tex
+++ b/1_isacmp/8051.tex
@@ -14,7 +14,7 @@ Latenzen werden in Hardware behandelt und sind nicht auf dem ISA Level sichtbar.
 Diese Unterscheidung muss bei modernen Designs, wie dem CPI-51, nicht mehr gemacht werden. Diese besitzen schon eine vollst\"andige Pipeline wodurch gilt das ein Maschinenzyklus einem Clocktakt entspricht.
 
 \subsection{Ziele}
-Als Ziel der Architektur ist das angegebene Einsatzgebiet (Regelungstechnik) zu sehen. Intel hebt dabei besonders die guten boolschen Operationen hervor, die auf Bitebene arbeiten k\"onnen,
+Als Ziel der Architektur ist das angegebene Einsatzgebiet (Regelungstechnik) zu sehen. Intel hebt dabei besonders die guten boolschen Operationen hervor, die auf Bitebene arbeiten k\"onnen.
 
 \subsection{W\"unsche und gute Features}
 Als angenehme Features sind folgende Punkte zu nennen: