+
+# 32 bit opcodes
+int_add: dest:i src1:i src2:i len:6
+int_sub: dest:i src1:i src2:i len:6
+int_mul: dest:i src1:i src2:i len:6
+int_div: dest:a src1:i src2:i len:10
+int_div_un: dest:a src1:i src2:i len:12
+int_and: dest:i src1:i src2:i len:6
+int_or: dest:i src1:i src2:i len:4
+int_xor: dest:i src1:i src2:i len:4
+int_rem: dest:d src1:i src2:i len:10
+int_rem_un: dest:d src1:i src2:i len:12
+int_shl: dest:i src1:i src2:i clob:s len:8
+int_shr: dest:i src1:i src2:i clob:s len:8
+int_shr_un: dest:i src1:i src2:i clob:s len:8
+int_add_ovf: len: 24 dest:i src1:i src2:i
+int_add_ovf_un: len: 10 dest:i src1:i src2:i
+int_sub_ovf: len:24 dest:i src1:i src2:i
+int_sub_ovf_un: len:10 dest:i src1:i src2:i
+int_mul_ovf: dest:i src1:i src2:i len:42
+int_mul_ovf_un: dest:i src1:i src2:i len:20
+
+int_neg: dest:i src1:i len:4
+int_not: dest:i src1:i len:8
+int_conv_to_i1: dest:i src1:i len:16
+int_conv_to_i2: dest:i src1:i len:16
+int_conv_to_i4: dest:i src1:i len:2
+int_conv_to_r4: dest:f src1:i len:4
+int_conv_to_r8: dest:f src1:i len:4
+int_conv_to_u1: dest:i src1:i len:8
+int_conv_to_u2: dest:i src1:i len:16
+int_conv_to_u4: dest:i src1:i
+
+int_conv_to_r_un: dest:f src1:i len:30
+
+int_beq: len:8
+int_bge_un: len:8
+int_bge: len:8
+int_bgt_un: len:8
+int_bgt: len:8
+int_ble_un: len:8
+int_ble: len:8
+int_blt_un: len:8
+int_blt: len:8
+int_bne_un: len:8
+
+mul_imm: dest:i src1:i len:20
+adc_imm: dest:i src1:i len:18
+add_imm: dest:i src1:i len:18
+addcc_imm: dest:i src1:i len:18
+and_imm: dest:i src1:i len:16
+div_imm: dest:i src1:i len:24
+div_un_imm: dest:i src1:i len:24
+or_imm: dest:i src1:i len:16
+rem_imm: dest:i src1:i len:24
+rem_un_imm: dest:i src1:i len:24
+sbb_imm: dest:i src1:i len:18
+shl_imm: dest:i src1:i len:8
+shr_imm: dest:i src1:i len:8
+shr_un_imm: dest:i src1:i len:8
+sub_imm: dest:i src1:i len:18
+subcc_imm: dest:i src1:i len:18