src/vm/jit/s390/emit.c

   1 /* src/vm/jit/x86_64/emit.c - x86_64 code emitter functions
   2
   3    Copyright (C) 1996-2005, 2006 R. Grafl, A. Krall, C. Kruegel,
   4    C. Oates, R. Obermaisser, M. Platter, M. Probst, S. Ring,
   5    E. Steiner, C. Thalinger, D. Thuernbeck, P. Tomsich, C. Ullrich,
   6    J. Wenninger, Institut f. Computersprachen - TU Wien
   7
   8    This file is part of CACAO.
   9
  10    This program is free software; you can redistribute it and/or
  11    modify it under the terms of the GNU General Public License as
  12    published by the Free Software Foundation; either version 2, or (at
  13    your option) any later version.
  14
  15    This program is distributed in the hope that it will be useful, but
  16    WITHOUT ANY WARRANTY; without even the implied warranty of
  17    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18    General Public License for more details.
  19
  20    You should have received a copy of the GNU General Public License
  21    along with this program; if not, write to the Free Software
  22    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  23    02110-1301, USA.
  24
  25    Contact: cacao@cacaojvm.org
  26
  27    Authors: Christian Thalinger
  28
  29    $Id: emit.c 7453 2007-03-05 08:38:29Z pm $
  30
  31 */
  32
  33 #include <assert.h>
  34
  35 #include "config.h"
  36
  37 #include "vm/types.h"
  38
  39 #include "md-abi.h"
  40
  41 #include "vm/jit/s390/codegen.h"
  42 #include "vm/jit/s390/emit.h"
  43
  44 #if defined(ENABLE_THREADS)
  45 # include "threads/native/lock.h"
  46 #endif
  47
  48 #include "vm/builtin.h"
  49 #include "vm/jit/abi-asm.h"
  50 #include "vm/jit/asmpart.h"
  51 #include "vm/jit/codegen-common.h"
  52 #include "vm/jit/emit-common.h"
  53 #include "vm/jit/jit.h"
  54 #include "vm/jit/replace.h"
  55 #include "vm/global.h"
  56 #include "mm/memory.h"
  57
  58 #define __PORTED__
  59
  60 /* emit_load *******************************************************************
  61
  62    Emits a possible load of an operand.
  63
  64 *******************************************************************************/
  65
  66 __PORTED__ s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
  67 {
  68         codegendata *cd;
  69         s4           disp;
  70         s4           reg;
  71
  72         /* get required compiler data */
  73
  74         cd = jd->cd;
  75
  76         if (IS_INMEMORY(src->flags)) {
  77                 COUNT_SPILLS;
  78
  79                 disp = src->vv.regoff * 4;
  80
  81                 if (IS_FLT_DBL_TYPE(src->type)) {
  82                         if (IS_2_WORD_TYPE(src->type))
  83                                 M_DLD(tempreg, REG_SP, disp);
  84                         else
  85                                 M_FLD(tempreg, REG_SP, disp);
  86                 }
  87                 else {
  88                         if (IS_2_WORD_TYPE(src->type))
  89                                 M_LLD(tempreg, REG_SP, disp);
  90                         else
  91                                 M_ILD(tempreg, REG_SP, disp);
  92                 }
  93
  94                 reg = tempreg;
  95         }
  96         else
  97                 reg = src->vv.regoff;
  98
  99         return reg;
 100 }
 101
 102
 103 /* emit_store ******************************************************************
 104
 105    This function generates the code to store the result of an
 106    operation back into a spilled pseudo-variable.  If the
 107    pseudo-variable has not been spilled in the first place, this
 108    function will generate nothing.
 109
 110 *******************************************************************************/
 111
 112 __PORTED__ inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 113 {
 114         codegendata *cd;
 115
 116         /* get required compiler data */
 117
 118         cd = jd->cd;
 119
 120         if (IS_INMEMORY(dst->flags)) {
 121                 COUNT_SPILLS;
 122
 123                 if (IS_FLT_DBL_TYPE(dst->type)) {
 124                         if (IS_2_WORD_TYPE(dst->type))
 125                                 M_DST(d, REG_SP, dst->vv.regoff * 4);
 126                         else
 127                                 M_FST(d, REG_SP, dst->vv.regoff * 4);
 128                 }
 129                 else {
 130                         if (IS_2_WORD_TYPE(dst->type))
 131                                 M_LST(d, REG_SP, dst->vv.regoff * 4);
 132                         else
 133                                 M_IST(d, REG_SP, dst->vv.regoff * 4);
 134                 }
 135         }
 136 }
 137
 138
 139 /* emit_copy *******************************************************************
 140
 141    Generates a register/memory to register/memory copy.
 142
 143 *******************************************************************************/
 144
 145 __PORTED__ void emit_copy(jitdata *jd, instruction *iptr, varinfo *src, varinfo *dst)
 146 {
 147         codegendata  *cd;
 148         s4            s1, d;
 149
 150         /* get required compiler data */
 151
 152         cd = jd->cd;
 153
 154         if ((src->vv.regoff != dst->vv.regoff) ||
 155                 ((src->flags ^ dst->flags) & INMEMORY)) {
 156
 157                 /* If one of the variables resides in memory, we can eliminate
 158                    the register move from/to the temporary register with the
 159                    order of getting the destination register and the load. */
 160
 161                 if (IS_INMEMORY(src->flags)) {
 162                         d = codegen_reg_of_var(iptr->opc, dst, REG_IFTMP);
 163                         s1 = emit_load(jd, iptr, src, d);
 164                 }
 165                 else {
 166                         s1 = emit_load(jd, iptr, src, REG_IFTMP);
 167                         d = codegen_reg_of_var(iptr->opc, dst, s1);
 168                 }
 169
 170                 if (s1 != d) {
 171                         if (IS_FLT_DBL_TYPE(src->type))
 172                                 M_FMOV(s1, d);
 173                         else
 174                                 M_MOV(s1, d);
 175                 }
 176
 177                 emit_store(jd, iptr, dst, d);
 178         }
 179 }
 180
 181
 182 void emit_cmovxx(codegendata *cd, instruction *iptr, s4 s, s4 d)
 183 {
 184 #if 0
 185         switch (iptr->flags.fields.condition) {
 186         case ICMD_IFEQ:
 187                 M_CMOVEQ(s, d);
 188                 break;
 189         case ICMD_IFNE:
 190                 M_CMOVNE(s, d);
 191                 break;
 192         case ICMD_IFLT:
 193                 M_CMOVLT(s, d);
 194                 break;
 195         case ICMD_IFGE:
 196                 M_CMOVGE(s, d);
 197                 break;
 198         case ICMD_IFGT:
 199                 M_CMOVGT(s, d);
 200                 break;
 201         case ICMD_IFLE:
 202                 M_CMOVLE(s, d);
 203                 break;
 204         }
 205 #endif
 206 }
 207
 208
 209 /* emit_exception_stubs ********************************************************
 210
 211    Generates the code for the exception stubs.
 212
 213 *******************************************************************************/
 214
 215 void emit_exception_stubs(jitdata *jd)
 216 {
 217 #if 0
 218         codegendata  *cd;
 219         registerdata *rd;
 220         exceptionref *er;
 221         s4            branchmpc;
 222         s4            targetmpc;
 223         s4            targetdisp;
 224
 225         /* get required compiler data */
 226
 227         cd = jd->cd;
 228         rd = jd->rd;
 229
 230         /* generate exception stubs */
 231
 232         targetdisp = 0;
 233
 234         for (er = cd->exceptionrefs; er != NULL; er = er->next) {
 235                 /* back-patch the branch to this exception code */
 236
 237                 branchmpc = er->branchpos;
 238                 targetmpc = cd->mcodeptr - cd->mcodebase;
 239
 240                 md_codegen_patch_branch(cd, branchmpc, targetmpc);
 241
 242                 MCODECHECK(512);
 243
 244                 /* Check if the exception is an
 245                    ArrayIndexOutOfBoundsException.  If so, move index register
 246                    into a4. */
 247
 248                 if (er->reg != -1)
 249                         M_MOV(er->reg, rd->argintregs[4]);
 250
 251                 /* calcuate exception address */
 252
 253                 M_MOV_IMM(0, rd->argintregs[3]);
 254                 dseg_adddata(cd);
 255                 M_AADD_IMM32(er->branchpos - 6, rd->argintregs[3]);
 256
 257                 /* move function to call into REG_ITMP3 */
 258
 259                 M_MOV_IMM(er->function, REG_ITMP3);
 260
 261                 if (targetdisp == 0) {
 262                         targetdisp = cd->mcodeptr - cd->mcodebase;
 263
 264                         emit_lea_membase_reg(cd, RIP, -((cd->mcodeptr + 7) - cd->mcodebase), rd->argintregs[0]);
 265                         M_MOV(REG_SP, rd->argintregs[1]);
 266                         M_ALD(rd->argintregs[2], REG_SP, cd->stackframesize * 8);
 267
 268                         M_ASUB_IMM(2 * 8, REG_SP);
 269                         M_AST(rd->argintregs[3], REG_SP, 0 * 8);             /* store XPC */
 270
 271                         M_CALL(REG_ITMP3);
 272
 273                         M_ALD(REG_ITMP2_XPC, REG_SP, 0 * 8);
 274                         M_AADD_IMM(2 * 8, REG_SP);
 275
 276                         M_MOV_IMM(asm_handle_exception, REG_ITMP3);
 277                         M_JMP(REG_ITMP3);
 278                 }
 279                 else {
 280                         M_JMP_IMM((cd->mcodebase + targetdisp) -
 281                                           (cd->mcodeptr + PATCHER_CALL_SIZE));
 282                 }
 283         }
 284 #endif
 285 }
 286
 287
 288 /* emit_patcher_stubs **********************************************************
 289
 290    Generates the code for the patcher stubs.
 291
 292 *******************************************************************************/
 293
 294 __PORTED__ void emit_patcher_stubs(jitdata *jd)
 295 {
 296
 297         codegendata *cd;
 298         patchref    *pref;
 299         u4           mcode;
 300         u1          *savedmcodeptr;
 301         u1          *tmpmcodeptr;
 302         s4           targetdisp;
 303         s4           disp;
 304
 305         /* get required compiler data */
 306
 307         cd = jd->cd;
 308
 309         /* generate code patching stub call code */
 310
 311         targetdisp = 0;
 312
 313         for (pref = cd->patchrefs; pref != NULL; pref = pref->next) {
 314                 /* check code segment size */
 315
 316                 MCODECHECK(100);
 317
 318                 /* Get machine code which is patched back in later. The
 319                    call is 1 instruction word long. */
 320
 321                 tmpmcodeptr = (u1 *) (cd->mcodebase + pref->branchpos);
 322
 323                 mcode = *((u4 *) tmpmcodeptr);
 324
 325                 /* Patch in the call to call the following code (done at
 326                    compile time). */
 327
 328                 savedmcodeptr = cd->mcodeptr;   /* save current mcodeptr              */
 329                 cd->mcodeptr  = tmpmcodeptr;    /* set mcodeptr to patch position     */
 330
 331                 disp = (savedmcodeptr) - (tmpmcodeptr);
 332                 M_BSR(REG_ITMP3, disp);
 333
 334                 cd->mcodeptr = savedmcodeptr;   /* restore the current mcodeptr       */
 335
 336                 /* create stack frame */
 337
 338                 M_ASUB_IMM(6 * 4, REG_SP);
 339
 340                 /* move return address onto stack */
 341
 342                 M_AST(REG_ITMP3, REG_SP, 5 * 4);
 343
 344                 /* move pointer to java_objectheader onto stack */
 345
 346 #if defined(ENABLE_THREADS)
 347                 /* create a virtual java_objectheader */
 348
 349                 (void) dseg_add_unique_address(cd, NULL);                  /* flcword */
 350                 (void) dseg_add_unique_address(cd, lock_get_initial_lock_word());
 351                 disp = dseg_add_unique_address(cd, NULL);                  /* vftbl   */
 352
 353                 M_LDA(REG_ITMP3, REG_PV, disp);
 354                 M_AST(REG_ITMP3, REG_SP, 4 * 4);
 355 #else
 356                 /* nothing to do */
 357 #endif
 358
 359                 /* move machine code onto stack */
 360
 361                 disp = dseg_add_s4(cd, mcode);
 362                 M_ILD(REG_ITMP3, REG_PV, disp);
 363                 M_IST(REG_ITMP3, REG_SP, 3 * 4);
 364
 365                 /* move class/method/field reference onto stack */
 366
 367                 disp = dseg_add_address(cd, pref->ref);
 368                 M_ALD(REG_ITMP3, REG_PV, disp);
 369                 M_AST(REG_ITMP3, REG_SP, 2 * 4);
 370
 371                 /* move data segment displacement onto stack */
 372
 373                 disp = dseg_add_s4(cd, pref->disp);
 374                 M_ILD(REG_ITMP3, REG_PV, disp);
 375                 M_IST(REG_ITMP3, REG_SP, 1 * 4);
 376
 377                 /* move patcher function pointer onto stack */
 378
 379                 disp = dseg_add_functionptr(cd, pref->patcher);
 380                 M_ALD(REG_ITMP3, REG_PV, disp);
 381                 M_AST(REG_ITMP3, REG_SP, 0 * 4);
 382
 383                 if (targetdisp == 0) {
 384                         targetdisp = (cd->mcodeptr) - (cd->mcodebase);
 385
 386                         disp = dseg_add_functionptr(cd, asm_patcher_wrapper);
 387                         M_ALD(REG_ITMP3, REG_PV, disp);
 388                         M_JMP(RN, REG_ITMP3);
 389                 }
 390                 else {
 391                         disp = ((cd->mcodebase) + targetdisp) -
 392                                 (( cd->mcodeptr) );
 393
 394                         M_BR(disp);
 395                 }
 396         }
 397 }
 398
 399
 400 /* emit_replacement_stubs ******************************************************
 401
 402    Generates the code for the replacement stubs.
 403
 404 *******************************************************************************/
 405
 406 void emit_replacement_stubs(jitdata *jd)
 407 {
 408 #if 0
 409         codegendata *cd;
 410         codeinfo    *code;
 411         rplpoint    *rplp;
 412         s4           disp;
 413         s4           i;
 414
 415         /* get required compiler data */
 416
 417         cd   = jd->cd;
 418         code = jd->code;
 419
 420         rplp = code->rplpoints;
 421
 422         for (i = 0; i < code->rplpointcount; ++i, ++rplp) {
 423                 /* check code segment size */
 424
 425                 MCODECHECK(512);
 426
 427                 /* note start of stub code */
 428
 429                 rplp->outcode = (u1 *) (ptrint) (cd->mcodeptr - cd->mcodebase);
 430
 431                 /* make machine code for patching */
 432
 433                 disp = (ptrint) (rplp->outcode - rplp->pc) - 5;
 434
 435                 rplp->mcode = 0xe9 | ((u8) disp << 8);
 436
 437                 /* push address of `rplpoint` struct */
 438
 439                 M_MOV_IMM(rplp, REG_ITMP3);
 440                 M_PUSH(REG_ITMP3);
 441
 442                 /* jump to replacement function */
 443
 444                 M_MOV_IMM(asm_replacement_out, REG_ITMP3);
 445                 M_JMP(REG_ITMP3);
 446         }
 447 #endif
 448 }
 449
 450
 451 /* emit_verbosecall_enter ******************************************************
 452
 453    Generates the code for the call trace.
 454
 455 *******************************************************************************/
 456
 457 #if !defined(NDEBUG)
 458 void emit_verbosecall_enter(jitdata *jd)
 459 {
 460
 461         methodinfo   *m;
 462         codegendata  *cd;
 463         registerdata *rd;
 464         methoddesc   *md;
 465         s4            i, j, k;
 466         s4            stackframesize, off, foff, aoff, doff, t, iargctr, fargctr, disp;
 467
 468         /* get required compiler data */
 469
 470         m  = jd->m;
 471         cd = jd->cd;
 472         rd = jd->rd;
 473
 474         md = m->parseddesc;
 475
 476         /* mark trace code */
 477
 478         M_NOP;
 479
 480         stackframesize =
 481                 (6 * 8) + /* s8 on stack parameters x 6 */
 482                 (1 * 4) + /* methodinfo on stack parameter */
 483                 (ARG_CNT * 8) +
 484                 (TMP_CNT * 8)
 485                 ;
 486
 487         M_ASUB_IMM(stackframesize, REG_SP); /* allocate stackframe */
 488
 489         /* save argument registers */
 490
 491         off = (6 * 8) + (1 * 4);
 492
 493         for (i = 0; i < INT_ARG_CNT; i++, off += 8)
 494                 M_IST(rd->argintregs[i], REG_SP, off);
 495
 496         for (i = 0; i < FLT_ARG_CNT; i++, off += 8)
 497                 M_DST(rd->argfltregs[i], REG_SP, off);
 498
 499         /* save temporary registers for leaf methods */
 500
 501         if (jd->isleafmethod) {
 502                 for (i = 0; i < INT_TMP_CNT; i++, off += 8)
 503                         M_LST(rd->tmpintregs[i], REG_SP, off);
 504
 505                 for (i = 0; i < FLT_TMP_CNT; i++, off += 8)
 506                         M_DST(rd->tmpfltregs[i], REG_SP, off);
 507         }
 508
 509         /* Load arguments to new locations */
 510
 511         /* First move all arguments to stack
 512          *
 513          * (s8) a7
 514          * (s8) a2
 515          *   ...
 516          * (s8) a1 \ Auxilliary stack frame
 517          * (s8) a0 /
 518          * ------- <---- SP
 519          */
 520
 521         M_ASUB_IMM(2 * 8, REG_SP);
 522
 523         /* offset to where first integer arg is saved on stack */
 524         off = (2 * 8) + (6 * 8) + (1 * 4);
 525         /* offset to where first float arg is saved on stack */
 526         foff = off + (INT_ARG_CNT * 8);
 527         /* offset to where first argument is passed on stack */
 528         aoff = (2 * 8) + stackframesize + (cd->stackframesize * 4);
 529         /* offset to destination on stack */
 530         doff = 0;
 531
 532         iargctr = fargctr = 0;
 533
 534         ICONST(REG_ITMP1, 0);
 535
 536         for (i = 0; i < md->paramcount && i < 8; i++) {
 537                 t = md->paramtypes[i].type;
 538
 539                 M_IST(REG_ITMP1, REG_SP, doff);
 540                 M_IST(REG_ITMP1, REG_SP, doff + 4);
 541
 542                 if (IS_FLT_DBL_TYPE(t)) {
 543                         if (fargctr < 2) { /* passed in register */
 544                                 N_STD(REG_FA0 + fargctr, doff, RN, REG_SP);
 545                                 fargctr += 1;
 546                         } else { /* passed on stack */
 547                                 if (IS_2_WORD_TYPE(t)) {
 548                                         N_MVC(doff, 8, REG_SP, aoff, REG_SP);
 549                                         aoff += 8;
 550                                 } else {
 551                                         N_MVC(doff + 4, 4, REG_SP, aoff, REG_SP);
 552                                         aoff += 4;
 553                                 }
 554                         }
 555                 } else {
 556                         if (IS_2_WORD_TYPE(t)) {
 557                                 if (iargctr < 4) { /* passed in 2 registers */
 558                                         N_STM(REG_A0 + iargctr, REG_A0 + iargctr + 1, doff, REG_SP);
 559                                         iargctr += 2;
 560                                 } else { /* passed on stack */
 561                                         N_MVC(doff, 8, REG_SP, aoff, REG_SP);
 562                                         aoff += 8;
 563                                 }
 564                         } else {
 565                                 if (iargctr < 5) { /* passed in register */
 566                                         N_ST(REG_A0 + iargctr, doff + 4, RN, REG_SP);
 567                                         iargctr += 1;
 568                                 } else { /* passed on stack */
 569                                         N_MVC(doff + 4, 4, REG_SP, aoff, REG_SP);
 570                                         aoff += 4;
 571                                 }
 572                         }
 573                 }
 574
 575                 doff += 8;
 576         }
 577
 578         /* Now move a0 and a1 to registers
 579          *
 580          * (s8) a7
 581          *   ...
 582          * (s8) a2
 583          * ------- <- SP
 584          * (s8) a0 ==> a0, a1
 585          * (s8) a1 ==> a2, a3
 586          */
 587
 588         N_LM(REG_A0, REG_A1, 0, REG_SP);
 589         N_LM(REG_A2, REG_A3, 8, REG_SP);
 590
 591         M_AADD_IMM(2 * 8, REG_SP);
 592
 593         /* Finally load methodinfo argument */
 594
 595         disp = dseg_add_address(cd, m);
 596         M_ALD(REG_ITMP2, REG_PV, disp);
 597         M_AST(REG_ITMP2, REG_SP, 6 * 8);
 598
 599         /* Call builtin_verbosecall_enter */
 600
 601         disp = dseg_add_address(cd, builtin_verbosecall_enter);
 602         M_ALD(REG_ITMP2, REG_PV, disp);
 603         M_ASUB_IMM(96, REG_SP);
 604         M_CALL(REG_ITMP2);
 605         M_AADD_IMM(96, REG_SP);
 606
 607         /* restore argument registers */
 608
 609         off = (6 * 8) + (1 * 4);
 610
 611         for (i = 0; i < INT_ARG_CNT; i++, off += 8)
 612                 M_ILD(rd->argintregs[i], REG_SP, off);
 613
 614         for (i = 0; i < FLT_ARG_CNT; i++, off += 8)
 615                 M_DLD(rd->argfltregs[i], REG_SP, off);
 616
 617         /* restore temporary registers for leaf methods */
 618
 619         if (jd->isleafmethod) {
 620                 for (i = 0; i < INT_TMP_CNT; i++, off += 8)
 621                         M_ILD(rd->tmpintregs[i], REG_SP, off);
 622
 623                 for (i = 0; i < FLT_TMP_CNT; i++, off += 8)
 624                         M_DLD(rd->tmpfltregs[i], REG_SP, off);
 625         }
 626
 627         /* remove stackframe */
 628
 629         M_AADD_IMM(stackframesize, REG_SP);
 630
 631         /* mark trace code */
 632
 633         M_NOP;
 634 }
 635 #endif /* !defined(NDEBUG) */
 636
 637
 638 /* emit_verbosecall_exit *******************************************************
 639
 640    Generates the code for the call trace.
 641
 642 *******************************************************************************/
 643
 644 #if !defined(NDEBUG)
 645 void emit_verbosecall_exit(jitdata *jd)
 646 {
 647         methodinfo   *m;
 648         codegendata  *cd;
 649         registerdata *rd;
 650         s4            disp;
 651
 652         /* get required compiler data */
 653
 654         m  = jd->m;
 655         cd = jd->cd;
 656         rd = jd->rd;
 657
 658         /* mark trace code */
 659
 660         M_NOP;
 661
 662         M_ASUB_IMM(2 * 8, REG_SP);
 663
 664         N_STM(REG_RESULT, REG_RESULT2, 0 * 8, REG_SP);
 665         M_DST(REG_FRESULT, REG_SP, 1 * 8);
 666
 667         if (IS_2_WORD_TYPE(m->parseddesc->returntype.type)) {
 668                 /* (REG_A0, REG_A1) == (REG_RESULT, REG_RESULT2), se no need to move */
 669         } else {
 670                 M_INTMOVE(REG_RESULT, REG_A1);
 671                 ICONST(REG_A0, 0);
 672         }
 673
 674         disp = dseg_add_address(cd, m);
 675         M_ALD(REG_A2, REG_PV, disp);
 676
 677         /* REG_FRESULT is REG_FA0, so no need to move */
 678         M_FLTMOVE(REG_FRESULT, REG_FA1);
 679
 680         disp = dseg_add_address(cd, builtin_verbosecall_exit);
 681         M_ALD(REG_ITMP1, REG_PV, disp);
 682         M_ASUB_IMM(96, REG_SP);
 683         M_CALL(REG_ITMP1);
 684         M_AADD_IMM(96, REG_SP);
 685
 686         N_LM(REG_RESULT, REG_RESULT2, 0 * 8, REG_SP);
 687         M_DLD(REG_FRESULT, REG_SP, 1 * 8);
 688
 689         M_AADD_IMM(2 * 8, REG_SP);
 690
 691         /* mark trace code */
 692
 693         M_NOP;
 694 }
 695 #endif /* !defined(NDEBUG) */
 696
 697
 698 /* code generation functions **************************************************/
 699
 700 static void emit_membase(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 701 {
 702         if ((basereg == REG_SP) || (basereg == R12)) {
 703                 if (disp == 0) {
 704                         emit_address_byte(0, dreg, REG_SP);
 705                         emit_address_byte(0, REG_SP, REG_SP);
 706
 707                 } else if (IS_IMM8(disp)) {
 708                         emit_address_byte(1, dreg, REG_SP);
 709                         emit_address_byte(0, REG_SP, REG_SP);
 710                         emit_imm8(disp);
 711
 712                 } else {
 713                         emit_address_byte(2, dreg, REG_SP);
 714                         emit_address_byte(0, REG_SP, REG_SP);
 715                         emit_imm32(disp);
 716                 }
 717
 718         } else if ((disp) == 0 && (basereg) != RBP && (basereg) != R13) {
 719                 emit_address_byte(0,(dreg),(basereg));
 720
 721         } else if ((basereg) == RIP) {
 722                 emit_address_byte(0, dreg, RBP);
 723                 emit_imm32(disp);
 724
 725         } else {
 726                 if (IS_IMM8(disp)) {
 727                         emit_address_byte(1, dreg, basereg);
 728                         emit_imm8(disp);
 729
 730                 } else {
 731                         emit_address_byte(2, dreg, basereg);
 732                         emit_imm32(disp);
 733                 }
 734         }
 735 }
 736
 737
 738 static void emit_membase32(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 739 {
 740         if ((basereg == REG_SP) || (basereg == R12)) {
 741                 emit_address_byte(2, dreg, REG_SP);
 742                 emit_address_byte(0, REG_SP, REG_SP);
 743                 emit_imm32(disp);
 744         }
 745         else {
 746                 emit_address_byte(2, dreg, basereg);
 747                 emit_imm32(disp);
 748         }
 749 }
 750
 751
 752 static void emit_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 753 {
 754         if (basereg == -1) {
 755                 emit_address_byte(0, reg, 4);
 756                 emit_address_byte(scale, indexreg, 5);
 757                 emit_imm32(disp);
 758         }
 759         else if ((disp == 0) && (basereg != RBP) && (basereg != R13)) {
 760                 emit_address_byte(0, reg, 4);
 761                 emit_address_byte(scale, indexreg, basereg);
 762         }
 763         else if (IS_IMM8(disp)) {
 764                 emit_address_byte(1, reg, 4);
 765                 emit_address_byte(scale, indexreg, basereg);
 766                 emit_imm8(disp);
 767         }
 768         else {
 769                 emit_address_byte(2, reg, 4);
 770                 emit_address_byte(scale, indexreg, basereg);
 771                 emit_imm32(disp);
 772         }
 773 }
 774
 775
 776 void emit_ishift(jitdata *jd, s4 shift_op, instruction *iptr)
 777 {
 778         s4 s1, s2, d, d_old;
 779         varinfo *v_s1,*v_s2,*v_dst;
 780         codegendata *cd;
 781
 782         /* get required compiler data */
 783
 784         cd = jd->cd;
 785
 786         v_s1  = VAROP(iptr->s1);
 787         v_s2  = VAROP(iptr->sx.s23.s2);
 788         v_dst = VAROP(iptr->dst);
 789
 790         s1 = v_s1->vv.regoff;
 791         s2 = v_s2->vv.regoff;
 792         d  = v_dst->vv.regoff;
 793
 794         M_INTMOVE(RCX, REG_ITMP1);                                    /* save RCX */
 795
 796         if (IS_INMEMORY(v_dst->flags)) {
 797                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 798                         if (s1 == d) {
 799                                 M_ILD(RCX, REG_SP, s2 * 8);
 800                                 emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 801
 802                         } else {
 803                                 M_ILD(RCX, REG_SP, s2 * 8);
 804                                 M_ILD(REG_ITMP2, REG_SP, s1 * 8);
 805                                 emit_shiftl_reg(cd, shift_op, REG_ITMP2);
 806                                 M_IST(REG_ITMP2, REG_SP, d * 8);
 807                         }
 808
 809                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 810                         /* s1 may be equal to RCX */
 811                         if (s1 == RCX) {
 812                                 if (s2 == d) {
 813                                         M_ILD(REG_ITMP1, REG_SP, s2 * 8);
 814                                         M_IST(s1, REG_SP, d * 8);
 815                                         M_INTMOVE(REG_ITMP1, RCX);
 816
 817                                 } else {
 818                                         M_IST(s1, REG_SP, d * 8);
 819                                         M_ILD(RCX, REG_SP, s2 * 8);
 820                                 }
 821
 822                         } else {
 823                                 M_ILD(RCX, REG_SP, s2 * 8);
 824                                 M_IST(s1, REG_SP, d * 8);
 825                         }
 826
 827                         emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 828
 829                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 830                         if (s1 == d) {
 831                                 M_INTMOVE(s2, RCX);
 832                                 emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 833
 834                         } else {
 835                                 M_INTMOVE(s2, RCX);
 836                                 M_ILD(REG_ITMP2, REG_SP, s1 * 8);
 837                                 emit_shiftl_reg(cd, shift_op, REG_ITMP2);
 838                                 M_IST(REG_ITMP2, REG_SP, d * 8);
 839                         }
 840
 841                 } else {
 842                         /* s1 may be equal to RCX */
 843                         M_IST(s1, REG_SP, d * 8);
 844                         M_INTMOVE(s2, RCX);
 845                         emit_shiftl_membase(cd, shift_op, REG_SP, d * 8);
 846                 }
 847
 848                 M_INTMOVE(REG_ITMP1, RCX);                             /* restore RCX */
 849
 850         } else {
 851                 d_old = d;
 852                 if (d == RCX) {
 853                         d = REG_ITMP3;
 854                 }
 855
 856                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 857                         M_ILD(RCX, REG_SP, s2 * 8);
 858                         M_ILD(d, REG_SP, s1 * 8);
 859                         emit_shiftl_reg(cd, shift_op, d);
 860
 861                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 862                         /* s1 may be equal to RCX */
 863                         M_INTMOVE(s1, d);
 864                         M_ILD(RCX, REG_SP, s2 * 8);
 865                         emit_shiftl_reg(cd, shift_op, d);
 866
 867                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 868                         M_INTMOVE(s2, RCX);
 869                         M_ILD(d, REG_SP, s1 * 8);
 870                         emit_shiftl_reg(cd, shift_op, d);
 871
 872                 } else {
 873                         /* s1 may be equal to RCX */
 874                         if (s1 == RCX) {
 875                                 if (s2 == d) {
 876                                         /* d cannot be used to backup s1 since this would
 877                                            overwrite s2. */
 878                                         M_INTMOVE(s1, REG_ITMP3);
 879                                         M_INTMOVE(s2, RCX);
 880                                         M_INTMOVE(REG_ITMP3, d);
 881
 882                                 } else {
 883                                         M_INTMOVE(s1, d);
 884                                         M_INTMOVE(s2, RCX);
 885                                 }
 886
 887                         } else {
 888                                 /* d may be equal to s2 */
 889                                 M_INTMOVE(s2, RCX);
 890                                 M_INTMOVE(s1, d);
 891                         }
 892                         emit_shiftl_reg(cd, shift_op, d);
 893                 }
 894
 895                 if (d_old == RCX)
 896                         M_INTMOVE(REG_ITMP3, RCX);
 897                 else
 898                         M_INTMOVE(REG_ITMP1, RCX);                         /* restore RCX */
 899         }
 900 }
 901
 902
 903 void emit_lshift(jitdata *jd, s4 shift_op, instruction *iptr)
 904 {
 905         s4 s1, s2, d, d_old;
 906         varinfo *v_s1,*v_s2,*v_dst;
 907         codegendata *cd;
 908
 909         /* get required compiler data */
 910
 911         cd = jd->cd;
 912
 913         v_s1  = VAROP(iptr->s1);
 914         v_s2  = VAROP(iptr->sx.s23.s2);
 915         v_dst = VAROP(iptr->dst);
 916
 917         s1 = v_s1->vv.regoff;
 918         s2 = v_s2->vv.regoff;
 919         d  = v_dst->vv.regoff;
 920
 921         M_INTMOVE(RCX, REG_ITMP1);                                    /* save RCX */
 922
 923         if (IS_INMEMORY(v_dst->flags)) {
 924                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 925                         if (s1 == d) {
 926                                 M_ILD(RCX, REG_SP, s2 * 8);
 927                                 emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 928
 929                         } else {
 930                                 M_ILD(RCX, REG_SP, s2 * 8);
 931                                 M_LLD(REG_ITMP2, REG_SP, s1 * 8);
 932                                 emit_shift_reg(cd, shift_op, REG_ITMP2);
 933                                 M_LST(REG_ITMP2, REG_SP, d * 8);
 934                         }
 935
 936                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 937                         /* s1 may be equal to RCX */
 938                         if (s1 == RCX) {
 939                                 if (s2 == d) {
 940                                         M_ILD(REG_ITMP1, REG_SP, s2 * 8);
 941                                         M_LST(s1, REG_SP, d * 8);
 942                                         M_INTMOVE(REG_ITMP1, RCX);
 943
 944                                 } else {
 945                                         M_LST(s1, REG_SP, d * 8);
 946                                         M_ILD(RCX, REG_SP, s2 * 8);
 947                                 }
 948
 949                         } else {
 950                                 M_ILD(RCX, REG_SP, s2 * 8);
 951                                 M_LST(s1, REG_SP, d * 8);
 952                         }
 953
 954                         emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 955
 956                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 957                         if (s1 == d) {
 958                                 M_INTMOVE(s2, RCX);
 959                                 emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 960
 961                         } else {
 962                                 M_INTMOVE(s2, RCX);
 963                                 M_LLD(REG_ITMP2, REG_SP, s1 * 8);
 964                                 emit_shift_reg(cd, shift_op, REG_ITMP2);
 965                                 M_LST(REG_ITMP2, REG_SP, d * 8);
 966                         }
 967
 968                 } else {
 969                         /* s1 may be equal to RCX */
 970                         M_LST(s1, REG_SP, d * 8);
 971                         M_INTMOVE(s2, RCX);
 972                         emit_shift_membase(cd, shift_op, REG_SP, d * 8);
 973                 }
 974
 975                 M_INTMOVE(REG_ITMP1, RCX);                             /* restore RCX */
 976
 977         } else {
 978                 d_old = d;
 979                 if (d == RCX) {
 980                         d = REG_ITMP3;
 981                 }
 982
 983                 if (IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 984                         M_ILD(RCX, REG_SP, s2 * 8);
 985                         M_LLD(d, REG_SP, s1 * 8);
 986                         emit_shift_reg(cd, shift_op, d);
 987
 988                 } else if (IS_INMEMORY(v_s2->flags) && !IS_INMEMORY(v_s1->flags)) {
 989                         /* s1 may be equal to RCX */
 990                         M_INTMOVE(s1, d);
 991                         M_ILD(RCX, REG_SP, s2 * 8);
 992                         emit_shift_reg(cd, shift_op, d);
 993
 994                 } else if (!IS_INMEMORY(v_s2->flags) && IS_INMEMORY(v_s1->flags)) {
 995                         M_INTMOVE(s2, RCX);
 996                         M_LLD(d, REG_SP, s1 * 8);
 997                         emit_shift_reg(cd, shift_op, d);
 998
 999                 } else {
1000                         /* s1 may be equal to RCX */
1001                         if (s1 == RCX) {
1002                                 if (s2 == d) {
1003                                         /* d cannot be used to backup s1 since this would
1004                                            overwrite s2. */
1005                                         M_INTMOVE(s1, REG_ITMP3);
1006                                         M_INTMOVE(s2, RCX);
1007                                         M_INTMOVE(REG_ITMP3, d);
1008
1009                                 } else {
1010                                         M_INTMOVE(s1, d);
1011                                         M_INTMOVE(s2, RCX);
1012                                 }
1013
1014                         } else {
1015                                 /* d may be equal to s2 */
1016                                 M_INTMOVE(s2, RCX);
1017                                 M_INTMOVE(s1, d);
1018                         }
1019                         emit_shift_reg(cd, shift_op, d);
1020                 }
1021
1022                 if (d_old == RCX)
1023                         M_INTMOVE(REG_ITMP3, RCX);
1024                 else
1025                         M_INTMOVE(REG_ITMP1, RCX);                         /* restore RCX */
1026         }
1027 }
1028
1029
1030 /* low-level code emitter functions *******************************************/
1031
1032 void emit_mov_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1033 {
1034         emit_rex(1,(reg),0,(dreg));
1035         *(cd->mcodeptr++) = 0x89;
1036         emit_reg((reg),(dreg));
1037 }
1038
1039
1040 void emit_mov_imm_reg(codegendata *cd, s8 imm, s8 reg)
1041 {
1042         emit_rex(1,0,0,(reg));
1043         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
1044         emit_imm64((imm));
1045 }
1046
1047
1048 void emit_movl_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1049 {
1050         emit_rex(0,(reg),0,(dreg));
1051         *(cd->mcodeptr++) = 0x89;
1052         emit_reg((reg),(dreg));
1053 }
1054
1055
1056 void emit_movl_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1057         emit_rex(0,0,0,(reg));
1058         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
1059         emit_imm32((imm));
1060 }
1061
1062
1063 void emit_mov_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1064         emit_rex(1,(reg),0,(basereg));
1065         *(cd->mcodeptr++) = 0x8b;
1066         emit_membase(cd, (basereg),(disp),(reg));
1067 }
1068
1069
1070 /*
1071  * this one is for INVOKEVIRTUAL/INVOKEINTERFACE to have a
1072  * constant membase immediate length of 32bit
1073  */
1074 void emit_mov_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1075         emit_rex(1,(reg),0,(basereg));
1076         *(cd->mcodeptr++) = 0x8b;
1077         emit_membase32(cd, (basereg),(disp),(reg));
1078 }
1079
1080
1081 void emit_movl_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg)
1082 {
1083         emit_rex(0,(reg),0,(basereg));
1084         *(cd->mcodeptr++) = 0x8b;
1085         emit_membase(cd, (basereg),(disp),(reg));
1086 }
1087
1088
1089 /* ATTENTION: Always emit a REX byte, because the instruction size can
1090    be smaller when all register indexes are smaller than 7. */
1091 void emit_movl_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg)
1092 {
1093         emit_byte_rex((reg),0,(basereg));
1094         *(cd->mcodeptr++) = 0x8b;
1095         emit_membase32(cd, (basereg),(disp),(reg));
1096 }
1097
1098
1099 void emit_mov_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1100         emit_rex(1,(reg),0,(basereg));
1101         *(cd->mcodeptr++) = 0x89;
1102         emit_membase(cd, (basereg),(disp),(reg));
1103 }
1104
1105
1106 void emit_mov_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1107         emit_rex(1,(reg),0,(basereg));
1108         *(cd->mcodeptr++) = 0x89;
1109         emit_membase32(cd, (basereg),(disp),(reg));
1110 }
1111
1112
1113 void emit_movl_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1114         emit_rex(0,(reg),0,(basereg));
1115         *(cd->mcodeptr++) = 0x89;
1116         emit_membase(cd, (basereg),(disp),(reg));
1117 }
1118
1119
1120 /* Always emit a REX byte, because the instruction size can be smaller when   */
1121 /* all register indexes are smaller than 7.                                   */
1122 void emit_movl_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1123         emit_byte_rex((reg),0,(basereg));
1124         *(cd->mcodeptr++) = 0x89;
1125         emit_membase32(cd, (basereg),(disp),(reg));
1126 }
1127
1128
1129 void emit_mov_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1130         emit_rex(1,(reg),(indexreg),(basereg));
1131         *(cd->mcodeptr++) = 0x8b;
1132         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1133 }
1134
1135
1136 void emit_movl_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1137         emit_rex(0,(reg),(indexreg),(basereg));
1138         *(cd->mcodeptr++) = 0x8b;
1139         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1140 }
1141
1142
1143 void emit_mov_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1144         emit_rex(1,(reg),(indexreg),(basereg));
1145         *(cd->mcodeptr++) = 0x89;
1146         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1147 }
1148
1149
1150 void emit_movl_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1151         emit_rex(0,(reg),(indexreg),(basereg));
1152         *(cd->mcodeptr++) = 0x89;
1153         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1154 }
1155
1156
1157 void emit_movw_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1158         *(cd->mcodeptr++) = 0x66;
1159         emit_rex(0,(reg),(indexreg),(basereg));
1160         *(cd->mcodeptr++) = 0x89;
1161         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1162 }
1163
1164
1165 void emit_movb_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
1166         emit_byte_rex((reg),(indexreg),(basereg));
1167         *(cd->mcodeptr++) = 0x88;
1168         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1169 }
1170
1171
1172 void emit_mov_imm_membase(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1173         emit_rex(1,0,0,(basereg));
1174         *(cd->mcodeptr++) = 0xc7;
1175         emit_membase(cd, (basereg),(disp),0);
1176         emit_imm32((imm));
1177 }
1178
1179
1180 void emit_mov_imm_membase32(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1181         emit_rex(1,0,0,(basereg));
1182         *(cd->mcodeptr++) = 0xc7;
1183         emit_membase32(cd, (basereg),(disp),0);
1184         emit_imm32((imm));
1185 }
1186
1187
1188 void emit_movl_imm_membase(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1189         emit_rex(0,0,0,(basereg));
1190         *(cd->mcodeptr++) = 0xc7;
1191         emit_membase(cd, (basereg),(disp),0);
1192         emit_imm32((imm));
1193 }
1194
1195
1196 /* Always emit a REX byte, because the instruction size can be smaller when   */
1197 /* all register indexes are smaller than 7.                                   */
1198 void emit_movl_imm_membase32(codegendata *cd, s8 imm, s8 basereg, s8 disp) {
1199         emit_byte_rex(0,0,(basereg));
1200         *(cd->mcodeptr++) = 0xc7;
1201         emit_membase32(cd, (basereg),(disp),0);
1202         emit_imm32((imm));
1203 }
1204
1205
1206 void emit_movsbq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1207 {
1208         emit_rex(1,(dreg),0,(reg));
1209         *(cd->mcodeptr++) = 0x0f;
1210         *(cd->mcodeptr++) = 0xbe;
1211         /* XXX: why do reg and dreg have to be exchanged */
1212         emit_reg((dreg),(reg));
1213 }
1214
1215
1216 void emit_movswq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1217 {
1218         emit_rex(1,(dreg),0,(reg));
1219         *(cd->mcodeptr++) = 0x0f;
1220         *(cd->mcodeptr++) = 0xbf;
1221         /* XXX: why do reg and dreg have to be exchanged */
1222         emit_reg((dreg),(reg));
1223 }
1224
1225
1226 void emit_movslq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1227 {
1228         emit_rex(1,(dreg),0,(reg));
1229         *(cd->mcodeptr++) = 0x63;
1230         /* XXX: why do reg and dreg have to be exchanged */
1231         emit_reg((dreg),(reg));
1232 }
1233
1234
1235 void emit_movzwq_reg_reg(codegendata *cd, s8 reg, s8 dreg)
1236 {
1237         emit_rex(1,(dreg),0,(reg));
1238         *(cd->mcodeptr++) = 0x0f;
1239         *(cd->mcodeptr++) = 0xb7;
1240         /* XXX: why do reg and dreg have to be exchanged */
1241         emit_reg((dreg),(reg));
1242 }
1243
1244
1245 void emit_movswq_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1246         emit_rex(1,(reg),(indexreg),(basereg));
1247         *(cd->mcodeptr++) = 0x0f;
1248         *(cd->mcodeptr++) = 0xbf;
1249         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1250 }
1251
1252
1253 void emit_movsbq_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1254         emit_rex(1,(reg),(indexreg),(basereg));
1255         *(cd->mcodeptr++) = 0x0f;
1256         *(cd->mcodeptr++) = 0xbe;
1257         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1258 }
1259
1260
1261 void emit_movzwq_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 reg) {
1262         emit_rex(1,(reg),(indexreg),(basereg));
1263         *(cd->mcodeptr++) = 0x0f;
1264         *(cd->mcodeptr++) = 0xb7;
1265         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1266 }
1267
1268
1269 void emit_mov_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1270 {
1271         emit_rex(1,0,(indexreg),(basereg));
1272         *(cd->mcodeptr++) = 0xc7;
1273         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1274         emit_imm32((imm));
1275 }
1276
1277
1278 void emit_movl_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1279 {
1280         emit_rex(0,0,(indexreg),(basereg));
1281         *(cd->mcodeptr++) = 0xc7;
1282         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1283         emit_imm32((imm));
1284 }
1285
1286
1287 void emit_movw_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1288 {
1289         *(cd->mcodeptr++) = 0x66;
1290         emit_rex(0,0,(indexreg),(basereg));
1291         *(cd->mcodeptr++) = 0xc7;
1292         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1293         emit_imm16((imm));
1294 }
1295
1296
1297 void emit_movb_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1298 {
1299         emit_rex(0,0,(indexreg),(basereg));
1300         *(cd->mcodeptr++) = 0xc6;
1301         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1302         emit_imm8((imm));
1303 }
1304
1305
1306 /*
1307  * alu operations
1308  */
1309 void emit_alu_reg_reg(codegendata *cd, s8 opc, s8 reg, s8 dreg)
1310 {
1311         emit_rex(1,(reg),0,(dreg));
1312         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1313         emit_reg((reg),(dreg));
1314 }
1315
1316
1317 void emit_alul_reg_reg(codegendata *cd, s8 opc, s8 reg, s8 dreg)
1318 {
1319         emit_rex(0,(reg),0,(dreg));
1320         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1321         emit_reg((reg),(dreg));
1322 }
1323
1324
1325 void emit_alu_reg_membase(codegendata *cd, s8 opc, s8 reg, s8 basereg, s8 disp)
1326 {
1327         emit_rex(1,(reg),0,(basereg));
1328         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1329         emit_membase(cd, (basereg),(disp),(reg));
1330 }
1331
1332
1333 void emit_alul_reg_membase(codegendata *cd, s8 opc, s8 reg, s8 basereg, s8 disp)
1334 {
1335         emit_rex(0,(reg),0,(basereg));
1336         *(cd->mcodeptr++) = (((opc)) << 3) + 1;
1337         emit_membase(cd, (basereg),(disp),(reg));
1338 }
1339
1340
1341 void emit_alu_membase_reg(codegendata *cd, s8 opc, s8 basereg, s8 disp, s8 reg)
1342 {
1343         emit_rex(1,(reg),0,(basereg));
1344         *(cd->mcodeptr++) = (((opc)) << 3) + 3;
1345         emit_membase(cd, (basereg),(disp),(reg));
1346 }
1347
1348
1349 void emit_alul_membase_reg(codegendata *cd, s8 opc, s8 basereg, s8 disp, s8 reg)
1350 {
1351         emit_rex(0,(reg),0,(basereg));
1352         *(cd->mcodeptr++) = (((opc)) << 3) + 3;
1353         emit_membase(cd, (basereg),(disp),(reg));
1354 }
1355
1356
1357 void emit_alu_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1358         if (IS_IMM8(imm)) {
1359                 emit_rex(1,0,0,(dreg));
1360                 *(cd->mcodeptr++) = 0x83;
1361                 emit_reg((opc),(dreg));
1362                 emit_imm8((imm));
1363         } else {
1364                 emit_rex(1,0,0,(dreg));
1365                 *(cd->mcodeptr++) = 0x81;
1366                 emit_reg((opc),(dreg));
1367                 emit_imm32((imm));
1368         }
1369 }
1370
1371
1372 void emit_alu_imm32_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1373         emit_rex(1,0,0,(dreg));
1374         *(cd->mcodeptr++) = 0x81;
1375         emit_reg((opc),(dreg));
1376         emit_imm32((imm));
1377 }
1378
1379
1380 void emit_alul_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1381         if (IS_IMM8(imm)) {
1382                 emit_rex(0,0,0,(dreg));
1383                 *(cd->mcodeptr++) = 0x83;
1384                 emit_reg((opc),(dreg));
1385                 emit_imm8((imm));
1386         } else {
1387                 emit_rex(0,0,0,(dreg));
1388                 *(cd->mcodeptr++) = 0x81;
1389                 emit_reg((opc),(dreg));
1390                 emit_imm32((imm));
1391         }
1392 }
1393
1394
1395 void emit_alu_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1396         if (IS_IMM8(imm)) {
1397                 emit_rex(1,(basereg),0,0);
1398                 *(cd->mcodeptr++) = 0x83;
1399                 emit_membase(cd, (basereg),(disp),(opc));
1400                 emit_imm8((imm));
1401         } else {
1402                 emit_rex(1,(basereg),0,0);
1403                 *(cd->mcodeptr++) = 0x81;
1404                 emit_membase(cd, (basereg),(disp),(opc));
1405                 emit_imm32((imm));
1406         }
1407 }
1408
1409
1410 void emit_alul_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1411         if (IS_IMM8(imm)) {
1412                 emit_rex(0,(basereg),0,0);
1413                 *(cd->mcodeptr++) = 0x83;
1414                 emit_membase(cd, (basereg),(disp),(opc));
1415                 emit_imm8((imm));
1416         } else {
1417                 emit_rex(0,(basereg),0,0);
1418                 *(cd->mcodeptr++) = 0x81;
1419                 emit_membase(cd, (basereg),(disp),(opc));
1420                 emit_imm32((imm));
1421         }
1422 }
1423
1424
1425 void emit_test_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1426         emit_rex(1,(reg),0,(dreg));
1427         *(cd->mcodeptr++) = 0x85;
1428         emit_reg((reg),(dreg));
1429 }
1430
1431
1432 void emit_testl_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1433         emit_rex(0,(reg),0,(dreg));
1434         *(cd->mcodeptr++) = 0x85;
1435         emit_reg((reg),(dreg));
1436 }
1437
1438
1439 void emit_test_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1440         *(cd->mcodeptr++) = 0xf7;
1441         emit_reg(0,(reg));
1442         emit_imm32((imm));
1443 }
1444
1445
1446 void emit_testw_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1447         *(cd->mcodeptr++) = 0x66;
1448         *(cd->mcodeptr++) = 0xf7;
1449         emit_reg(0,(reg));
1450         emit_imm16((imm));
1451 }
1452
1453
1454 void emit_testb_imm_reg(codegendata *cd, s8 imm, s8 reg) {
1455         *(cd->mcodeptr++) = 0xf6;
1456         emit_reg(0,(reg));
1457         emit_imm8((imm));
1458 }
1459
1460
1461 void emit_lea_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1462         emit_rex(1,(reg),0,(basereg));
1463         *(cd->mcodeptr++) = 0x8d;
1464         emit_membase(cd, (basereg),(disp),(reg));
1465 }
1466
1467
1468 void emit_leal_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 reg) {
1469         emit_rex(0,(reg),0,(basereg));
1470         *(cd->mcodeptr++) = 0x8d;
1471         emit_membase(cd, (basereg),(disp),(reg));
1472 }
1473
1474
1475
1476 void emit_incl_membase(codegendata *cd, s8 basereg, s8 disp)
1477 {
1478         emit_rex(0,0,0,(basereg));
1479         *(cd->mcodeptr++) = 0xff;
1480         emit_membase(cd, (basereg),(disp),0);
1481 }
1482
1483
1484
1485 void emit_cltd(codegendata *cd) {
1486     *(cd->mcodeptr++) = 0x99;
1487 }
1488
1489
1490 void emit_cqto(codegendata *cd) {
1491         emit_rex(1,0,0,0);
1492         *(cd->mcodeptr++) = 0x99;
1493 }
1494
1495
1496
1497 void emit_imul_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1498         emit_rex(1,(dreg),0,(reg));
1499         *(cd->mcodeptr++) = 0x0f;
1500         *(cd->mcodeptr++) = 0xaf;
1501         emit_reg((dreg),(reg));
1502 }
1503
1504
1505 void emit_imull_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1506         emit_rex(0,(dreg),0,(reg));
1507         *(cd->mcodeptr++) = 0x0f;
1508         *(cd->mcodeptr++) = 0xaf;
1509         emit_reg((dreg),(reg));
1510 }
1511
1512
1513 void emit_imul_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
1514         emit_rex(1,(dreg),0,(basereg));
1515         *(cd->mcodeptr++) = 0x0f;
1516         *(cd->mcodeptr++) = 0xaf;
1517         emit_membase(cd, (basereg),(disp),(dreg));
1518 }
1519
1520
1521 void emit_imull_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
1522         emit_rex(0,(dreg),0,(basereg));
1523         *(cd->mcodeptr++) = 0x0f;
1524         *(cd->mcodeptr++) = 0xaf;
1525         emit_membase(cd, (basereg),(disp),(dreg));
1526 }
1527
1528
1529 void emit_imul_imm_reg(codegendata *cd, s8 imm, s8 dreg) {
1530         if (IS_IMM8((imm))) {
1531                 emit_rex(1,0,0,(dreg));
1532                 *(cd->mcodeptr++) = 0x6b;
1533                 emit_reg(0,(dreg));
1534                 emit_imm8((imm));
1535         } else {
1536                 emit_rex(1,0,0,(dreg));
1537                 *(cd->mcodeptr++) = 0x69;
1538                 emit_reg(0,(dreg));
1539                 emit_imm32((imm));
1540         }
1541 }
1542
1543
1544 void emit_imul_imm_reg_reg(codegendata *cd, s8 imm, s8 reg, s8 dreg) {
1545         if (IS_IMM8((imm))) {
1546                 emit_rex(1,(dreg),0,(reg));
1547                 *(cd->mcodeptr++) = 0x6b;
1548                 emit_reg((dreg),(reg));
1549                 emit_imm8((imm));
1550         } else {
1551                 emit_rex(1,(dreg),0,(reg));
1552                 *(cd->mcodeptr++) = 0x69;
1553                 emit_reg((dreg),(reg));
1554                 emit_imm32((imm));
1555         }
1556 }
1557
1558
1559 void emit_imull_imm_reg_reg(codegendata *cd, s8 imm, s8 reg, s8 dreg) {
1560         if (IS_IMM8((imm))) {
1561                 emit_rex(0,(dreg),0,(reg));
1562                 *(cd->mcodeptr++) = 0x6b;
1563                 emit_reg((dreg),(reg));
1564                 emit_imm8((imm));
1565         } else {
1566                 emit_rex(0,(dreg),0,(reg));
1567                 *(cd->mcodeptr++) = 0x69;
1568                 emit_reg((dreg),(reg));
1569                 emit_imm32((imm));
1570         }
1571 }
1572
1573
1574 void emit_imul_imm_membase_reg(codegendata *cd, s8 imm, s8 basereg, s8 disp, s8 dreg) {
1575         if (IS_IMM8((imm))) {
1576                 emit_rex(1,(dreg),0,(basereg));
1577                 *(cd->mcodeptr++) = 0x6b;
1578                 emit_membase(cd, (basereg),(disp),(dreg));
1579                 emit_imm8((imm));
1580         } else {
1581                 emit_rex(1,(dreg),0,(basereg));
1582                 *(cd->mcodeptr++) = 0x69;
1583                 emit_membase(cd, (basereg),(disp),(dreg));
1584                 emit_imm32((imm));
1585         }
1586 }
1587
1588
1589 void emit_imull_imm_membase_reg(codegendata *cd, s8 imm, s8 basereg, s8 disp, s8 dreg) {
1590         if (IS_IMM8((imm))) {
1591                 emit_rex(0,(dreg),0,(basereg));
1592                 *(cd->mcodeptr++) = 0x6b;
1593                 emit_membase(cd, (basereg),(disp),(dreg));
1594                 emit_imm8((imm));
1595         } else {
1596                 emit_rex(0,(dreg),0,(basereg));
1597                 *(cd->mcodeptr++) = 0x69;
1598                 emit_membase(cd, (basereg),(disp),(dreg));
1599                 emit_imm32((imm));
1600         }
1601 }
1602
1603
1604 void emit_idiv_reg(codegendata *cd, s8 reg) {
1605         emit_rex(1,0,0,(reg));
1606         *(cd->mcodeptr++) = 0xf7;
1607         emit_reg(7,(reg));
1608 }
1609
1610
1611 void emit_idivl_reg(codegendata *cd, s8 reg) {
1612         emit_rex(0,0,0,(reg));
1613         *(cd->mcodeptr++) = 0xf7;
1614         emit_reg(7,(reg));
1615 }
1616
1617
1618
1619 void emit_ret(codegendata *cd) {
1620     *(cd->mcodeptr++) = 0xc3;
1621 }
1622
1623
1624
1625 /*
1626  * shift ops
1627  */
1628 void emit_shift_reg(codegendata *cd, s8 opc, s8 reg) {
1629         emit_rex(1,0,0,(reg));
1630         *(cd->mcodeptr++) = 0xd3;
1631         emit_reg((opc),(reg));
1632 }
1633
1634
1635 void emit_shiftl_reg(codegendata *cd, s8 opc, s8 reg) {
1636         emit_rex(0,0,0,(reg));
1637         *(cd->mcodeptr++) = 0xd3;
1638         emit_reg((opc),(reg));
1639 }
1640
1641
1642 void emit_shift_membase(codegendata *cd, s8 opc, s8 basereg, s8 disp) {
1643         emit_rex(1,0,0,(basereg));
1644         *(cd->mcodeptr++) = 0xd3;
1645         emit_membase(cd, (basereg),(disp),(opc));
1646 }
1647
1648
1649 void emit_shiftl_membase(codegendata *cd, s8 opc, s8 basereg, s8 disp) {
1650         emit_rex(0,0,0,(basereg));
1651         *(cd->mcodeptr++) = 0xd3;
1652         emit_membase(cd, (basereg),(disp),(opc));
1653 }
1654
1655
1656 void emit_shift_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1657         if ((imm) == 1) {
1658                 emit_rex(1,0,0,(dreg));
1659                 *(cd->mcodeptr++) = 0xd1;
1660                 emit_reg((opc),(dreg));
1661         } else {
1662                 emit_rex(1,0,0,(dreg));
1663                 *(cd->mcodeptr++) = 0xc1;
1664                 emit_reg((opc),(dreg));
1665                 emit_imm8((imm));
1666         }
1667 }
1668
1669
1670 void emit_shiftl_imm_reg(codegendata *cd, s8 opc, s8 imm, s8 dreg) {
1671         if ((imm) == 1) {
1672                 emit_rex(0,0,0,(dreg));
1673                 *(cd->mcodeptr++) = 0xd1;
1674                 emit_reg((opc),(dreg));
1675         } else {
1676                 emit_rex(0,0,0,(dreg));
1677                 *(cd->mcodeptr++) = 0xc1;
1678                 emit_reg((opc),(dreg));
1679                 emit_imm8((imm));
1680         }
1681 }
1682
1683
1684 void emit_shift_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1685         if ((imm) == 1) {
1686                 emit_rex(1,0,0,(basereg));
1687                 *(cd->mcodeptr++) = 0xd1;
1688                 emit_membase(cd, (basereg),(disp),(opc));
1689         } else {
1690                 emit_rex(1,0,0,(basereg));
1691                 *(cd->mcodeptr++) = 0xc1;
1692                 emit_membase(cd, (basereg),(disp),(opc));
1693                 emit_imm8((imm));
1694         }
1695 }
1696
1697
1698 void emit_shiftl_imm_membase(codegendata *cd, s8 opc, s8 imm, s8 basereg, s8 disp) {
1699         if ((imm) == 1) {
1700                 emit_rex(0,0,0,(basereg));
1701                 *(cd->mcodeptr++) = 0xd1;
1702                 emit_membase(cd, (basereg),(disp),(opc));
1703         } else {
1704                 emit_rex(0,0,0,(basereg));
1705                 *(cd->mcodeptr++) = 0xc1;
1706                 emit_membase(cd, (basereg),(disp),(opc));
1707                 emit_imm8((imm));
1708         }
1709 }
1710
1711
1712
1713 /*
1714  * jump operations
1715  */
1716 void emit_jmp_imm(codegendata *cd, s8 imm) {
1717         *(cd->mcodeptr++) = 0xe9;
1718         emit_imm32((imm));
1719 }
1720
1721
1722 void emit_jmp_reg(codegendata *cd, s8 reg) {
1723         emit_rex(0,0,0,(reg));
1724         *(cd->mcodeptr++) = 0xff;
1725         emit_reg(4,(reg));
1726 }
1727
1728
1729 void emit_jcc(codegendata *cd, s8 opc, s8 imm) {
1730         *(cd->mcodeptr++) = 0x0f;
1731         *(cd->mcodeptr++) = (0x80 + (opc));
1732         emit_imm32((imm));
1733 }
1734
1735
1736
1737 /*
1738  * conditional set and move operations
1739  */
1740
1741 /* we need the rex byte to get all low bytes */
1742 void emit_setcc_reg(codegendata *cd, s8 opc, s8 reg) {
1743         *(cd->mcodeptr++) = (0x40 | (((reg) >> 3) & 0x01));
1744         *(cd->mcodeptr++) = 0x0f;
1745         *(cd->mcodeptr++) = (0x90 + (opc));
1746         emit_reg(0,(reg));
1747 }
1748
1749
1750 /* we need the rex byte to get all low bytes */
1751 void emit_setcc_membase(codegendata *cd, s8 opc, s8 basereg, s8 disp) {
1752         *(cd->mcodeptr++) = (0x40 | (((basereg) >> 3) & 0x01));
1753         *(cd->mcodeptr++) = 0x0f;
1754         *(cd->mcodeptr++) = (0x90 + (opc));
1755         emit_membase(cd, (basereg),(disp),0);
1756 }
1757
1758
1759 void emit_cmovcc_reg_reg(codegendata *cd, s8 opc, s8 reg, s8 dreg)
1760 {
1761         emit_rex(1,(dreg),0,(reg));
1762         *(cd->mcodeptr++) = 0x0f;
1763         *(cd->mcodeptr++) = (0x40 + (opc));
1764         emit_reg((dreg),(reg));
1765 }
1766
1767
1768 void emit_cmovccl_reg_reg(codegendata *cd, s8 opc, s8 reg, s8 dreg)
1769 {
1770         emit_rex(0,(dreg),0,(reg));
1771         *(cd->mcodeptr++) = 0x0f;
1772         *(cd->mcodeptr++) = (0x40 + (opc));
1773         emit_reg((dreg),(reg));
1774 }
1775
1776
1777
1778 void emit_neg_reg(codegendata *cd, s8 reg)
1779 {
1780         emit_rex(1,0,0,(reg));
1781         *(cd->mcodeptr++) = 0xf7;
1782         emit_reg(3,(reg));
1783 }
1784
1785
1786 void emit_negl_reg(codegendata *cd, s8 reg)
1787 {
1788         emit_rex(0,0,0,(reg));
1789         *(cd->mcodeptr++) = 0xf7;
1790         emit_reg(3,(reg));
1791 }
1792
1793
1794 void emit_push_reg(codegendata *cd, s8 reg) {
1795         emit_rex(0,0,0,(reg));
1796         *(cd->mcodeptr++) = 0x50 + (0x07 & (reg));
1797 }
1798
1799
1800 void emit_push_imm(codegendata *cd, s8 imm) {
1801         *(cd->mcodeptr++) = 0x68;
1802         emit_imm32((imm));
1803 }
1804
1805
1806 void emit_pop_reg(codegendata *cd, s8 reg) {
1807         emit_rex(0,0,0,(reg));
1808         *(cd->mcodeptr++) = 0x58 + (0x07 & (reg));
1809 }
1810
1811
1812 void emit_xchg_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1813         emit_rex(1,(reg),0,(dreg));
1814         *(cd->mcodeptr++) = 0x87;
1815         emit_reg((reg),(dreg));
1816 }
1817
1818
1819 void emit_nop(codegendata *cd) {
1820     *(cd->mcodeptr++) = 0x90;
1821 }
1822
1823
1824
1825 /*
1826  * call instructions
1827  */
1828 void emit_call_reg(codegendata *cd, s8 reg) {
1829         emit_rex(1,0,0,(reg));
1830         *(cd->mcodeptr++) = 0xff;
1831         emit_reg(2,(reg));
1832 }
1833
1834
1835 void emit_call_imm(codegendata *cd, s8 imm) {
1836         *(cd->mcodeptr++) = 0xe8;
1837         emit_imm32((imm));
1838 }
1839
1840
1841 void emit_call_mem(codegendata *cd, ptrint mem)
1842 {
1843         *(cd->mcodeptr++) = 0xff;
1844         emit_mem(2,(mem));
1845 }
1846
1847
1848
1849 /*
1850  * floating point instructions (SSE2)
1851  */
1852 void emit_addsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1853         *(cd->mcodeptr++) = 0xf2;
1854         emit_rex(0,(dreg),0,(reg));
1855         *(cd->mcodeptr++) = 0x0f;
1856         *(cd->mcodeptr++) = 0x58;
1857         emit_reg((dreg),(reg));
1858 }
1859
1860
1861 void emit_addss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1862         *(cd->mcodeptr++) = 0xf3;
1863         emit_rex(0,(dreg),0,(reg));
1864         *(cd->mcodeptr++) = 0x0f;
1865         *(cd->mcodeptr++) = 0x58;
1866         emit_reg((dreg),(reg));
1867 }
1868
1869
1870 void emit_cvtsi2ssq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1871         *(cd->mcodeptr++) = 0xf3;
1872         emit_rex(1,(dreg),0,(reg));
1873         *(cd->mcodeptr++) = 0x0f;
1874         *(cd->mcodeptr++) = 0x2a;
1875         emit_reg((dreg),(reg));
1876 }
1877
1878
1879 void emit_cvtsi2ss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1880         *(cd->mcodeptr++) = 0xf3;
1881         emit_rex(0,(dreg),0,(reg));
1882         *(cd->mcodeptr++) = 0x0f;
1883         *(cd->mcodeptr++) = 0x2a;
1884         emit_reg((dreg),(reg));
1885 }
1886
1887
1888 void emit_cvtsi2sdq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1889         *(cd->mcodeptr++) = 0xf2;
1890         emit_rex(1,(dreg),0,(reg));
1891         *(cd->mcodeptr++) = 0x0f;
1892         *(cd->mcodeptr++) = 0x2a;
1893         emit_reg((dreg),(reg));
1894 }
1895
1896
1897 void emit_cvtsi2sd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1898         *(cd->mcodeptr++) = 0xf2;
1899         emit_rex(0,(dreg),0,(reg));
1900         *(cd->mcodeptr++) = 0x0f;
1901         *(cd->mcodeptr++) = 0x2a;
1902         emit_reg((dreg),(reg));
1903 }
1904
1905
1906 void emit_cvtss2sd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1907         *(cd->mcodeptr++) = 0xf3;
1908         emit_rex(0,(dreg),0,(reg));
1909         *(cd->mcodeptr++) = 0x0f;
1910         *(cd->mcodeptr++) = 0x5a;
1911         emit_reg((dreg),(reg));
1912 }
1913
1914
1915 void emit_cvtsd2ss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1916         *(cd->mcodeptr++) = 0xf2;
1917         emit_rex(0,(dreg),0,(reg));
1918         *(cd->mcodeptr++) = 0x0f;
1919         *(cd->mcodeptr++) = 0x5a;
1920         emit_reg((dreg),(reg));
1921 }
1922
1923
1924 void emit_cvttss2siq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1925         *(cd->mcodeptr++) = 0xf3;
1926         emit_rex(1,(dreg),0,(reg));
1927         *(cd->mcodeptr++) = 0x0f;
1928         *(cd->mcodeptr++) = 0x2c;
1929         emit_reg((dreg),(reg));
1930 }
1931
1932
1933 void emit_cvttss2si_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1934         *(cd->mcodeptr++) = 0xf3;
1935         emit_rex(0,(dreg),0,(reg));
1936         *(cd->mcodeptr++) = 0x0f;
1937         *(cd->mcodeptr++) = 0x2c;
1938         emit_reg((dreg),(reg));
1939 }
1940
1941
1942 void emit_cvttsd2siq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1943         *(cd->mcodeptr++) = 0xf2;
1944         emit_rex(1,(dreg),0,(reg));
1945         *(cd->mcodeptr++) = 0x0f;
1946         *(cd->mcodeptr++) = 0x2c;
1947         emit_reg((dreg),(reg));
1948 }
1949
1950
1951 void emit_cvttsd2si_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1952         *(cd->mcodeptr++) = 0xf2;
1953         emit_rex(0,(dreg),0,(reg));
1954         *(cd->mcodeptr++) = 0x0f;
1955         *(cd->mcodeptr++) = 0x2c;
1956         emit_reg((dreg),(reg));
1957 }
1958
1959
1960 void emit_divss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1961         *(cd->mcodeptr++) = 0xf3;
1962         emit_rex(0,(dreg),0,(reg));
1963         *(cd->mcodeptr++) = 0x0f;
1964         *(cd->mcodeptr++) = 0x5e;
1965         emit_reg((dreg),(reg));
1966 }
1967
1968
1969 void emit_divsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
1970         *(cd->mcodeptr++) = 0xf2;
1971         emit_rex(0,(dreg),0,(reg));
1972         *(cd->mcodeptr++) = 0x0f;
1973         *(cd->mcodeptr++) = 0x5e;
1974         emit_reg((dreg),(reg));
1975 }
1976
1977
1978 void emit_movd_reg_freg(codegendata *cd, s8 reg, s8 freg) {
1979         *(cd->mcodeptr++) = 0x66;
1980         emit_rex(1,(freg),0,(reg));
1981         *(cd->mcodeptr++) = 0x0f;
1982         *(cd->mcodeptr++) = 0x6e;
1983         emit_reg((freg),(reg));
1984 }
1985
1986
1987 void emit_movd_freg_reg(codegendata *cd, s8 freg, s8 reg) {
1988         *(cd->mcodeptr++) = 0x66;
1989         emit_rex(1,(freg),0,(reg));
1990         *(cd->mcodeptr++) = 0x0f;
1991         *(cd->mcodeptr++) = 0x7e;
1992         emit_reg((freg),(reg));
1993 }
1994
1995
1996 void emit_movd_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
1997         *(cd->mcodeptr++) = 0x66;
1998         emit_rex(0,(reg),0,(basereg));
1999         *(cd->mcodeptr++) = 0x0f;
2000         *(cd->mcodeptr++) = 0x7e;
2001         emit_membase(cd, (basereg),(disp),(reg));
2002 }
2003
2004
2005 void emit_movd_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
2006         *(cd->mcodeptr++) = 0x66;
2007         emit_rex(0,(reg),(indexreg),(basereg));
2008         *(cd->mcodeptr++) = 0x0f;
2009         *(cd->mcodeptr++) = 0x7e;
2010         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
2011 }
2012
2013
2014 void emit_movd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2015         *(cd->mcodeptr++) = 0x66;
2016         emit_rex(1,(dreg),0,(basereg));
2017         *(cd->mcodeptr++) = 0x0f;
2018         *(cd->mcodeptr++) = 0x6e;
2019         emit_membase(cd, (basereg),(disp),(dreg));
2020 }
2021
2022
2023 void emit_movdl_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2024         *(cd->mcodeptr++) = 0x66;
2025         emit_rex(0,(dreg),0,(basereg));
2026         *(cd->mcodeptr++) = 0x0f;
2027         *(cd->mcodeptr++) = 0x6e;
2028         emit_membase(cd, (basereg),(disp),(dreg));
2029 }
2030
2031
2032 void emit_movd_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 dreg) {
2033         *(cd->mcodeptr++) = 0x66;
2034         emit_rex(0,(dreg),(indexreg),(basereg));
2035         *(cd->mcodeptr++) = 0x0f;
2036         *(cd->mcodeptr++) = 0x6e;
2037         emit_memindex(cd, (dreg),(disp),(basereg),(indexreg),(scale));
2038 }
2039
2040
2041 void emit_movq_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2042         *(cd->mcodeptr++) = 0xf3;
2043         emit_rex(0,(dreg),0,(reg));
2044         *(cd->mcodeptr++) = 0x0f;
2045         *(cd->mcodeptr++) = 0x7e;
2046         emit_reg((dreg),(reg));
2047 }
2048
2049
2050 void emit_movq_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2051         *(cd->mcodeptr++) = 0x66;
2052         emit_rex(0,(reg),0,(basereg));
2053         *(cd->mcodeptr++) = 0x0f;
2054         *(cd->mcodeptr++) = 0xd6;
2055         emit_membase(cd, (basereg),(disp),(reg));
2056 }
2057
2058
2059 void emit_movq_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2060         *(cd->mcodeptr++) = 0xf3;
2061         emit_rex(0,(dreg),0,(basereg));
2062         *(cd->mcodeptr++) = 0x0f;
2063         *(cd->mcodeptr++) = 0x7e;
2064         emit_membase(cd, (basereg),(disp),(dreg));
2065 }
2066
2067
2068 void emit_movss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2069         *(cd->mcodeptr++) = 0xf3;
2070         emit_rex(0,(reg),0,(dreg));
2071         *(cd->mcodeptr++) = 0x0f;
2072         *(cd->mcodeptr++) = 0x10;
2073         emit_reg((reg),(dreg));
2074 }
2075
2076
2077 void emit_movsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2078         *(cd->mcodeptr++) = 0xf2;
2079         emit_rex(0,(reg),0,(dreg));
2080         *(cd->mcodeptr++) = 0x0f;
2081         *(cd->mcodeptr++) = 0x10;
2082         emit_reg((reg),(dreg));
2083 }
2084
2085
2086 void emit_movss_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2087         *(cd->mcodeptr++) = 0xf3;
2088         emit_rex(0,(reg),0,(basereg));
2089         *(cd->mcodeptr++) = 0x0f;
2090         *(cd->mcodeptr++) = 0x11;
2091         emit_membase(cd, (basereg),(disp),(reg));
2092 }
2093
2094
2095 /* Always emit a REX byte, because the instruction size can be smaller when   */
2096 /* all register indexes are smaller than 7.                                   */
2097 void emit_movss_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2098         *(cd->mcodeptr++) = 0xf3;
2099         emit_byte_rex((reg),0,(basereg));
2100         *(cd->mcodeptr++) = 0x0f;
2101         *(cd->mcodeptr++) = 0x11;
2102         emit_membase32(cd, (basereg),(disp),(reg));
2103 }
2104
2105
2106 void emit_movsd_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2107         *(cd->mcodeptr++) = 0xf2;
2108         emit_rex(0,(reg),0,(basereg));
2109         *(cd->mcodeptr++) = 0x0f;
2110         *(cd->mcodeptr++) = 0x11;
2111         emit_membase(cd, (basereg),(disp),(reg));
2112 }
2113
2114
2115 /* Always emit a REX byte, because the instruction size can be smaller when   */
2116 /* all register indexes are smaller than 7.                                   */
2117 void emit_movsd_reg_membase32(codegendata *cd, s8 reg, s8 basereg, s8 disp) {
2118         *(cd->mcodeptr++) = 0xf2;
2119         emit_byte_rex((reg),0,(basereg));
2120         *(cd->mcodeptr++) = 0x0f;
2121         *(cd->mcodeptr++) = 0x11;
2122         emit_membase32(cd, (basereg),(disp),(reg));
2123 }
2124
2125
2126 void emit_movss_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2127         *(cd->mcodeptr++) = 0xf3;
2128         emit_rex(0,(dreg),0,(basereg));
2129         *(cd->mcodeptr++) = 0x0f;
2130         *(cd->mcodeptr++) = 0x10;
2131         emit_membase(cd, (basereg),(disp),(dreg));
2132 }
2133
2134
2135 /* Always emit a REX byte, because the instruction size can be smaller when   */
2136 /* all register indexes are smaller than 7.                                   */
2137 void emit_movss_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2138         *(cd->mcodeptr++) = 0xf3;
2139         emit_byte_rex((dreg),0,(basereg));
2140         *(cd->mcodeptr++) = 0x0f;
2141         *(cd->mcodeptr++) = 0x10;
2142         emit_membase32(cd, (basereg),(disp),(dreg));
2143 }
2144
2145
2146 void emit_movlps_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg)
2147 {
2148         emit_rex(0,(dreg),0,(basereg));
2149         *(cd->mcodeptr++) = 0x0f;
2150         *(cd->mcodeptr++) = 0x12;
2151         emit_membase(cd, (basereg),(disp),(dreg));
2152 }
2153
2154
2155 void emit_movlps_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp)
2156 {
2157         emit_rex(0,(reg),0,(basereg));
2158         *(cd->mcodeptr++) = 0x0f;
2159         *(cd->mcodeptr++) = 0x13;
2160         emit_membase(cd, (basereg),(disp),(reg));
2161 }
2162
2163
2164 void emit_movsd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2165         *(cd->mcodeptr++) = 0xf2;
2166         emit_rex(0,(dreg),0,(basereg));
2167         *(cd->mcodeptr++) = 0x0f;
2168         *(cd->mcodeptr++) = 0x10;
2169         emit_membase(cd, (basereg),(disp),(dreg));
2170 }
2171
2172
2173 /* Always emit a REX byte, because the instruction size can be smaller when   */
2174 /* all register indexes are smaller than 7.                                   */
2175 void emit_movsd_membase32_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2176         *(cd->mcodeptr++) = 0xf2;
2177         emit_byte_rex((dreg),0,(basereg));
2178         *(cd->mcodeptr++) = 0x0f;
2179         *(cd->mcodeptr++) = 0x10;
2180         emit_membase32(cd, (basereg),(disp),(dreg));
2181 }
2182
2183
2184 void emit_movlpd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg)
2185 {
2186         *(cd->mcodeptr++) = 0x66;
2187         emit_rex(0,(dreg),0,(basereg));
2188         *(cd->mcodeptr++) = 0x0f;
2189         *(cd->mcodeptr++) = 0x12;
2190         emit_membase(cd, (basereg),(disp),(dreg));
2191 }
2192
2193
2194 void emit_movlpd_reg_membase(codegendata *cd, s8 reg, s8 basereg, s8 disp)
2195 {
2196         *(cd->mcodeptr++) = 0x66;
2197         emit_rex(0,(reg),0,(basereg));
2198         *(cd->mcodeptr++) = 0x0f;
2199         *(cd->mcodeptr++) = 0x13;
2200         emit_membase(cd, (basereg),(disp),(reg));
2201 }
2202
2203
2204 void emit_movss_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
2205         *(cd->mcodeptr++) = 0xf3;
2206         emit_rex(0,(reg),(indexreg),(basereg));
2207         *(cd->mcodeptr++) = 0x0f;
2208         *(cd->mcodeptr++) = 0x11;
2209         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
2210 }
2211
2212
2213 void emit_movsd_reg_memindex(codegendata *cd, s8 reg, s8 disp, s8 basereg, s8 indexreg, s8 scale) {
2214         *(cd->mcodeptr++) = 0xf2;
2215         emit_rex(0,(reg),(indexreg),(basereg));
2216         *(cd->mcodeptr++) = 0x0f;
2217         *(cd->mcodeptr++) = 0x11;
2218         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
2219 }
2220
2221
2222 void emit_movss_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 dreg) {
2223         *(cd->mcodeptr++) = 0xf3;
2224         emit_rex(0,(dreg),(indexreg),(basereg));
2225         *(cd->mcodeptr++) = 0x0f;
2226         *(cd->mcodeptr++) = 0x10;
2227         emit_memindex(cd, (dreg),(disp),(basereg),(indexreg),(scale));
2228 }
2229
2230
2231 void emit_movsd_memindex_reg(codegendata *cd, s8 disp, s8 basereg, s8 indexreg, s8 scale, s8 dreg) {
2232         *(cd->mcodeptr++) = 0xf2;
2233         emit_rex(0,(dreg),(indexreg),(basereg));
2234         *(cd->mcodeptr++) = 0x0f;
2235         *(cd->mcodeptr++) = 0x10;
2236         emit_memindex(cd, (dreg),(disp),(basereg),(indexreg),(scale));
2237 }
2238
2239
2240 void emit_mulss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2241         *(cd->mcodeptr++) = 0xf3;
2242         emit_rex(0,(dreg),0,(reg));
2243         *(cd->mcodeptr++) = 0x0f;
2244         *(cd->mcodeptr++) = 0x59;
2245         emit_reg((dreg),(reg));
2246 }
2247
2248
2249 void emit_mulsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2250         *(cd->mcodeptr++) = 0xf2;
2251         emit_rex(0,(dreg),0,(reg));
2252         *(cd->mcodeptr++) = 0x0f;
2253         *(cd->mcodeptr++) = 0x59;
2254         emit_reg((dreg),(reg));
2255 }
2256
2257
2258 void emit_subss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2259         *(cd->mcodeptr++) = 0xf3;
2260         emit_rex(0,(dreg),0,(reg));
2261         *(cd->mcodeptr++) = 0x0f;
2262         *(cd->mcodeptr++) = 0x5c;
2263         emit_reg((dreg),(reg));
2264 }
2265
2266
2267 void emit_subsd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2268         *(cd->mcodeptr++) = 0xf2;
2269         emit_rex(0,(dreg),0,(reg));
2270         *(cd->mcodeptr++) = 0x0f;
2271         *(cd->mcodeptr++) = 0x5c;
2272         emit_reg((dreg),(reg));
2273 }
2274
2275
2276 void emit_ucomiss_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2277         emit_rex(0,(dreg),0,(reg));
2278         *(cd->mcodeptr++) = 0x0f;
2279         *(cd->mcodeptr++) = 0x2e;
2280         emit_reg((dreg),(reg));
2281 }
2282
2283
2284 void emit_ucomisd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2285         *(cd->mcodeptr++) = 0x66;
2286         emit_rex(0,(dreg),0,(reg));
2287         *(cd->mcodeptr++) = 0x0f;
2288         *(cd->mcodeptr++) = 0x2e;
2289         emit_reg((dreg),(reg));
2290 }
2291
2292
2293 void emit_xorps_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2294         emit_rex(0,(dreg),0,(reg));
2295         *(cd->mcodeptr++) = 0x0f;
2296         *(cd->mcodeptr++) = 0x57;
2297         emit_reg((dreg),(reg));
2298 }
2299
2300
2301 void emit_xorps_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2302         emit_rex(0,(dreg),0,(basereg));
2303         *(cd->mcodeptr++) = 0x0f;
2304         *(cd->mcodeptr++) = 0x57;
2305         emit_membase(cd, (basereg),(disp),(dreg));
2306 }
2307
2308
2309 void emit_xorpd_reg_reg(codegendata *cd, s8 reg, s8 dreg) {
2310         *(cd->mcodeptr++) = 0x66;
2311         emit_rex(0,(dreg),0,(reg));
2312         *(cd->mcodeptr++) = 0x0f;
2313         *(cd->mcodeptr++) = 0x57;
2314         emit_reg((dreg),(reg));
2315 }
2316
2317
2318 void emit_xorpd_membase_reg(codegendata *cd, s8 basereg, s8 disp, s8 dreg) {
2319         *(cd->mcodeptr++) = 0x66;
2320         emit_rex(0,(dreg),0,(basereg));
2321         *(cd->mcodeptr++) = 0x0f;
2322         *(cd->mcodeptr++) = 0x57;
2323         emit_membase(cd, (basereg),(disp),(dreg));
2324 }
2325
2326
2327 /* system instructions ********************************************************/
2328
2329 void emit_rdtsc(codegendata *cd)
2330 {
2331         *(cd->mcodeptr++) = 0x0f;
2332         *(cd->mcodeptr++) = 0x31;
2333 }
2334
2335 /* emit_load_high **************************************************************
2336
2337    Emits a possible load of the high 32-bits of an operand.
2338
2339 *******************************************************************************/
2340
2341 s4 emit_load_high(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
2342 {
2343         codegendata  *cd;
2344         s4            disp;
2345         s4            reg;
2346
2347         assert(src->type == TYPE_LNG);
2348
2349         /* get required compiler data */
2350
2351         cd = jd->cd;
2352
2353         if (IS_INMEMORY(src->flags)) {
2354                 COUNT_SPILLS;
2355
2356                 disp = src->vv.regoff * 4;
2357
2358                 M_ILD(tempreg, REG_SP, disp);
2359
2360                 reg = tempreg;
2361         }
2362         else
2363                 reg = GET_HIGH_REG(src->vv.regoff);
2364
2365         return reg;
2366 }
2367
2368 /* emit_load_low ***************************************************************
2369
2370    Emits a possible load of the low 32-bits of an operand.
2371
2372 *******************************************************************************/
2373
2374 s4 emit_load_low(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
2375 {
2376         codegendata  *cd;
2377         s4            disp;
2378         s4            reg;
2379
2380         assert(src->type == TYPE_LNG);
2381
2382         /* get required compiler data */
2383
2384         cd = jd->cd;
2385
2386         if (IS_INMEMORY(src->flags)) {
2387                 COUNT_SPILLS;
2388
2389                 disp = src->vv.regoff * 4;
2390
2391                 M_ILD(tempreg, REG_SP, disp + 4);
2392
2393                 reg = tempreg;
2394         }
2395         else
2396                 reg = GET_LOW_REG(src->vv.regoff);
2397
2398         return reg;
2399 }
2400
2401 /* emit_nullpointer_check ******************************************************
2402
2403    Emit a NullPointerException check.
2404
2405 *******************************************************************************/
2406
2407 __PORTED__ void emit_nullpointer_check(codegendata *cd, instruction *iptr, s4 reg)
2408 {
2409         if (INSTRUCTION_MUST_CHECK(iptr)) {
2410                 M_TEST(reg);
2411                 M_BEQ(0);
2412                 codegen_add_nullpointerexception_ref(cd);
2413         }
2414 }
2415
2416 /* emit_arrayindexoutofbounds_check ********************************************
2417
2418    Emit a ArrayIndexOutOfBoundsException check.
2419
2420 *******************************************************************************/
2421
2422 __PORTED__ void emit_arrayindexoutofbounds_check(codegendata *cd, instruction *iptr, s4 s1, s4 s2)
2423 {
2424         if (INSTRUCTION_MUST_CHECK(iptr)) {
2425                 N_C(s2, OFFSET(java_arrayheader, size), RN, s1);
2426         M_BGE(0);
2427         codegen_add_arrayindexoutofboundsexception_ref(cd, s2);
2428         }
2429 }
2430
2431 s4 emit_load_s1_notzero(jitdata *jd, instruction *iptr, s4 tempreg) {
2432         codegendata *cd = jd->cd;
2433         s4 reg = emit_load_s1(jd, iptr, tempreg);
2434         if (reg == 0) {
2435                 M_MOV(reg, tempreg);
2436                 return tempreg;
2437         } else {
2438                 return reg;
2439         }
2440 }
2441
2442 s4 emit_load_s2_notzero(jitdata *jd, instruction *iptr, s4 tempreg) {
2443         codegendata *cd = jd->cd;
2444         s4 reg = emit_load_s2(jd, iptr, tempreg);
2445         if (reg == 0) {
2446                 M_MOV(reg, tempreg);
2447                 return tempreg;
2448         } else {
2449                 return reg;
2450         }
2451 }
2452
2453 /*
2454  * These are local overrides for various environment variables in Emacs.
2455  * Please do not remove this and leave it at the end of the file, where
2456  * Emacs will automagically detect them.
2457  * ---------------------------------------------------------------------
2458  * Local variables:
2459  * mode: c
2460  * indent-tabs-mode: t
2461  * c-basic-offset: 4
2462  * tab-width: 4
2463  * End:
2464  */