src/vm/jit/powerpc/codegen.h

   1 /* src/vm/jit/powerpc/codegen.h - code generation macros and definitions for
   2                                   32-bit PowerPC
   3
   4    Copyright (C) 1996-2005, 2006 R. Grafl, A. Krall, C. Kruegel,
   5    C. Oates, R. Obermaisser, M. Platter, M. Probst, S. Ring,
   6    E. Steiner, C. Thalinger, D. Thuernbeck, P. Tomsich, C. Ullrich,
   7    J. Wenninger, Institut f. Computersprachen - TU Wien
   8
   9    This file is part of CACAO.
  10
  11    This program is free software; you can redistribute it and/or
  12    modify it under the terms of the GNU General Public License as
  13    published by the Free Software Foundation; either version 2, or (at
  14    your option) any later version.
  15
  16    This program is distributed in the hope that it will be useful, but
  17    WITHOUT ANY WARRANTY; without even the implied warranty of
  18    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  19    General Public License for more details.
  20
  21    You should have received a copy of the GNU General Public License
  22    along with this program; if not, write to the Free Software
  23    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  24    02110-1301, USA.
  25
  26    Contact: cacao@cacaojvm.org
  27
  28    Authors: Andreas Krall
  29             Stefan Ring
  30
  31    Changes: Christian Thalinger
  32             Christian Ullrich
  33
  34    $Id: codegen.h 4369 2006-01-24 13:52:12Z twisti $
  35
  36 */
  37
  38
  39 #ifndef _CODEGEN_H
  40 #define _CODEGEN_H
  41
  42 #include "config.h"
  43
  44 #include "md-abi.h"
  45
  46 #include "vm/global.h"
  47 #include "vm/jit/jit.h"
  48 #include "vm/jit/reg.h"
  49
  50
  51 /* additional functions and macros to generate code ***************************/
  52
  53 /* gen_nullptr_check(objreg) */
  54
  55 #define gen_nullptr_check(objreg) \
  56     if (checknull) { \
  57         M_TST((objreg)); \
  58         M_BEQ(0); \
  59         codegen_addxnullrefs(cd, mcodeptr); \
  60     }
  61
  62 #define gen_bound_check \
  63     if (checkbounds) { \
  64         M_ILD(REG_ITMP3, s1, OFFSET(java_arrayheader, size));\
  65         M_CMPU(s2, REG_ITMP3);\
  66         M_BGE(0);\
  67         codegen_addxboundrefs(cd, mcodeptr, s2); \
  68     }
  69
  70
  71 /* MCODECHECK(icnt) */
  72
  73 #define MCODECHECK(icnt) \
  74         if ((mcodeptr + (icnt)) > cd->mcodeend) \
  75         mcodeptr = codegen_increase(cd, (u1 *) mcodeptr)
  76
  77
  78 /* M_INTMOVE:
  79      generates an integer-move from register a to b.
  80      if a and b are the same int-register, no code will be generated.
  81 */
  82
  83 #define M_INTMOVE(a,b) \
  84     do { \
  85         if ((a) != (b)) { \
  86             M_MOV(a, b); \
  87         } \
  88     } while (0)
  89
  90 #define M_LNGMOVE(a,b) \
  91     do { \
  92         M_INTMOVE(GET_LOW_REG(a), GET_LOW_REG(b)); \
  93         M_INTMOVE(GET_HIGH_REG(a), GET_HIGH_REG(b)); \
  94     } while (0)
  95
  96 #define M_TINTMOVE(t,a,b) \
  97     if ((t) == TYPE_LNG) { \
  98         if ((a) <= (b)) \
  99             M_INTMOVE(GET_LOW_REG((a)), GET_LOW_REG((b))); \
 100         M_INTMOVE(GET_HIGH_REG((a)), GET_HIGH_REG((b))); \
 101         if ((a) > (b)) \
 102             M_INTMOVE(GET_LOW_REG((a)), GET_LOW_REG((b))); \
 103     } else { \
 104         M_INTMOVE((a), (b)); \
 105     }
 106
 107
 108 /* M_FLTMOVE:
 109     generates a floating-point-move from register a to b.
 110     if a and b are the same float-register, no code will be generated
 111 */
 112
 113 #define M_FLTMOVE(a,b) \
 114     do { \
 115         if ((a) != (b)) { \
 116             M_FMOV(a, b); \
 117         } \
 118     } while (0)
 119
 120
 121 /* var_to_reg_xxx:
 122     this function generates code to fetch data from a pseudo-register
 123     into a real register.
 124     If the pseudo-register has actually been assigned to a real
 125     register, no code will be emitted, since following operations
 126     can use this register directly.
 127
 128     v: pseudoregister to be fetched from
 129     tempregnum: temporary register to be used if v is actually spilled to ram
 130
 131     return: the register number, where the operand can be found after
 132             fetching (this wil be either tempregnum or the register
 133             number allready given to v)
 134 */
 135
 136 #define var_to_reg_int(regnr,v,tempnr) \
 137         do { \
 138                 if ((v)->flags & INMEMORY) { \
 139                         COUNT_SPILLS; \
 140                         if (IS_2_WORD_TYPE((v)->type)) { \
 141                                 M_ILD(GET_HIGH_REG((tempnr)), REG_SP, (v)->regoff * 4); \
 142                                 M_ILD(GET_LOW_REG((tempnr)), REG_SP, (v)->regoff * 4 + 4); \
 143                         } else \
 144                                 M_ILD((tempnr), REG_SP, (v)->regoff * 4); \
 145                         regnr = tempnr; \
 146                 } else { \
 147                         regnr = (v)->regoff; \
 148                 } \
 149         } while(0)
 150
 151
 152 #define var_to_reg_lng(regnr,v,tempnr) \
 153     do { \
 154         if ((v)->flags & INMEMORY) { \
 155             COUNT_SPILLS; \
 156             M_ILD(GET_HIGH_REG((tempnr)), REG_SP, (v)->regoff * 4); \
 157             M_ILD(GET_LOW_REG((tempnr)), REG_SP, (v)->regoff * 4 + 4); \
 158             regnr = tempnr; \
 159         } else { \
 160             regnr = (v)->regoff; \
 161         } \
 162     } while (0)
 163
 164
 165 /* fetch only the low part of v, regnr hast to be a single register */
 166
 167 #define var_to_reg_lng_low(regnr,v,tempnr) \
 168         do { \
 169                 if ((v)->flags & INMEMORY) { \
 170                         COUNT_SPILLS; \
 171                         M_ILD((tempnr), REG_SP, (v)->regoff * 4 + 4); \
 172                         regnr = tempnr; \
 173                 } else { \
 174                         regnr = GET_LOW_REG((v)->regoff); \
 175                 } \
 176         } while(0)
 177
 178
 179 /* fetch only the high part of v, regnr hast to be a single register */
 180
 181 #define var_to_reg_lng_high(regnr,v,tempnr) \
 182         do { \
 183                 if ((v)->flags & INMEMORY) { \
 184                         COUNT_SPILLS; \
 185                         M_ILD((tempnr), REG_SP, (v)->regoff * 4); \
 186                         regnr = tempnr; \
 187                 } else { \
 188                         regnr = GET_HIGH_REG((v)->regoff); \
 189                 } \
 190         } while(0)
 191
 192
 193
 194 #define var_to_reg_flt(regnr,v,tempnr) \
 195         do { \
 196                 if ((v)->flags & INMEMORY) { \
 197                         COUNT_SPILLS; \
 198                         if ((v)->type == TYPE_DBL) \
 199                                 M_DLD(tempnr, REG_SP, (v)->regoff * 4); \
 200                         else \
 201                                 M_FLD(tempnr, REG_SP, (v)->regoff * 4); \
 202                         regnr = tempnr; \
 203                 } else { \
 204                         regnr = (v)->regoff; \
 205                 } \
 206         } while (0)
 207
 208
 209 /* store_reg_to_var_xxx ********************************************************
 210
 211    This function generates the code to store the result of an
 212    operation back into a spilled pseudo-variable.  If the
 213    pseudo-variable has not been spilled in the first place, this
 214    function will generate nothing.
 215
 216    v ............ Pseudovariable
 217    tempregnum ... Number of the temporary registers as returned by
 218                   reg_of_var.
 219
 220 *******************************************************************************/
 221
 222 #define store_reg_to_var_int(sptr, tempregnum) \
 223     do { \
 224         if ((sptr)->flags & INMEMORY) { \
 225             COUNT_SPILLS; \
 226             M_IST(tempregnum, REG_SP, (sptr)->regoff * 4); \
 227         } \
 228     } while (0)
 229
 230 #define store_reg_to_var_lng(sptr, tempregnum) \
 231     do { \
 232         if ((sptr)->flags & INMEMORY) { \
 233             COUNT_SPILLS; \
 234             M_IST(GET_HIGH_REG(tempregnum), REG_SP, (sptr)->regoff * 4); \
 235             M_IST(GET_LOW_REG(tempregnum), REG_SP, (sptr)->regoff * 4 + 4); \
 236         } \
 237     } while (0)
 238
 239 #define store_reg_to_var_adr(sptr, tempregnum) \
 240     store_reg_to_var_int(sptr, tempregnum)
 241
 242 #define store_reg_to_var_flt(sptr, tempregnum) \
 243     do { \
 244         if ((sptr)->flags & INMEMORY) { \
 245             COUNT_SPILLS; \
 246             M_FST(tempregnum, REG_SP, (sptr)->regoff * 4); \
 247         } \
 248     } while (0)
 249
 250 #define store_reg_to_var_dbl(sptr, tempregnum) \
 251     do { \
 252         if ((sptr)->flags & INMEMORY) { \
 253             COUNT_SPILLS; \
 254             M_DST(tempregnum, REG_SP, (sptr)->regoff * 4); \
 255         } \
 256     } while (0)
 257
 258
 259 #define ICONST(reg,c) \
 260     if (((c) >= 0 && (c) <= 32767) || ((c) >= -32768 && (c) < 0)) {\
 261         M_LDA((reg), REG_ZERO, (c)); \
 262     } else { \
 263         a = dseg_adds4(cd, c); \
 264         M_ILD((reg), REG_PV, a); \
 265     }
 266
 267 #define LCONST(reg,c) \
 268     ICONST(GET_HIGH_REG((reg)), (s4) ((s8) (c) >> 32)); \
 269     ICONST(GET_LOW_REG((reg)), (s4) ((s8) (c)));
 270
 271
 272 #define M_COPY(from,to) \
 273     do { \
 274         if (from->type == TYPE_LNG) \
 275             d = reg_of_var(rd, to, PACK_REGS(REG_ITMP2, REG_ITMP1)); \
 276         else \
 277             d = reg_of_var(rd, to, REG_IFTMP); \
 278         if ((from->regoff != to->regoff) || \
 279             ((from->flags ^ to->flags) & INMEMORY)) { \
 280             if (IS_INT_LNG_TYPE(from->type)) { \
 281                 if (IS_2_WORD_TYPE(from->type)) { \
 282                     var_to_reg_lng(s1, from, d); \
 283                     M_LNGMOVE(s1, d); \
 284                     store_reg_to_var_lng(to, d); \
 285                 } else { \
 286                     var_to_reg_int(s1, from, d); \
 287                     M_INTMOVE(s1, d); \
 288                     store_reg_to_var_int(to, d); \
 289                 } \
 290             } else { \
 291                 var_to_reg_flt(s1, from, d); \
 292                 M_FLTMOVE(s1,d); \
 293                 store_reg_to_var_flt(to, d); \
 294             } \
 295         } \
 296     } while (0)
 297
 298
 299 #define ALIGNCODENOP \
 300     if ((s4) ((ptrint) mcodeptr & 7)) { \
 301         M_NOP; \
 302     }
 303
 304
 305 /* macros to create code ******************************************************/
 306
 307 #define M_OP3(opcode,y,oe,rc,d,a,b) \
 308         *(mcodeptr++) = (((opcode) << 26) | ((d) << 21) | ((a) << 16) | ((b) << 11) | ((oe) << 10) | ((y) << 1) | (rc))
 309
 310 #define M_OP4(x,y,rc,d,a,b,c) \
 311         *(mcodeptr++) = (((x) << 26) | ((d) << 21) | ((a) << 16) | ((b) << 11) | ((c) << 6) | ((y) << 1) | (rc))
 312
 313 #define M_OP2_IMM(x,d,a,i) \
 314         *(mcodeptr++) = (((x) << 26) | ((d) << 21) | ((a) << 16) | ((i) & 0xffff))
 315
 316 #define M_BRMASK     0x0000fffc                     /* (((1 << 16) - 1) & ~3) */
 317 #define M_BRAMASK    0x03fffffc                     /* (((1 << 26) - 1) & ~3) */
 318
 319 #define M_BRA(x,i,a,l) \
 320         *(mcodeptr++) = (((x) << 26) | ((((i) * 4) + 4) & M_BRAMASK) | ((a) << 1) | (l))
 321
 322 #define M_BRAC(x,bo,bi,i,a,l) \
 323         *(mcodeptr++) = (((x) << 26) | ((bo) << 21) | ((bi) << 16) | (((i) * 4 + 4) & M_BRMASK) | ((a) << 1) | (l))
 324
 325
 326 /* instruction macros *********************************************************/
 327
 328 #define M_IADD(a,b,c)                   M_OP3(31, 266, 0, 0, c, a, b)
 329 #define M_IADD_IMM(a,b,c)               M_OP2_IMM(14, c, a, b)
 330 #define M_ADDC(a,b,c)                   M_OP3(31, 10, 0, 0, c, a, b)
 331 #define M_ADDIC(a,b,c)                  M_OP2_IMM(12, c, a, b)
 332 #define M_ADDICTST(a,b,c)               M_OP2_IMM(13, c, a, b)
 333 #define M_ADDE(a,b,c)                   M_OP3(31, 138, 0, 0, c, a, b)
 334 #define M_ADDZE(a,b)                    M_OP3(31, 202, 0, 0, b, a, 0)
 335 #define M_ADDME(a,b)                    M_OP3(31, 234, 0, 0, b, a, 0)
 336 #define M_ISUB(a,b,c)                   M_OP3(31, 40, 0, 0, c, b, a)
 337 #define M_ISUBTST(a,b,c)                M_OP3(31, 40, 0, 1, c, b, a)
 338 #define M_SUBC(a,b,c)                   M_OP3(31, 8, 0, 0, c, b, a)
 339 #define M_SUBIC(a,b,c)                  M_OP2_IMM(8, c, b, a)
 340 #define M_SUBE(a,b,c)                   M_OP3(31, 136, 0, 0, c, b, a)
 341 #define M_SUBZE(a,b)                    M_OP3(31, 200, 0, 0, b, a, 0)
 342 #define M_SUBME(a,b)                    M_OP3(31, 232, 0, 0, b, a, 0)
 343
 344 #define M_AND(a,b,c)                    M_OP3(31, 28, 0, 0, a, c, b)
 345 #define M_AND_IMM(a,b,c)                M_OP2_IMM(28, a, c, b)
 346 #define M_ANDIS(a,b,c)                  M_OP2_IMM(29, a, c, b)
 347 #define M_OR(a,b,c)                     M_OP3(31, 444, 0, 0, a, c, b)
 348 #define M_OR_TST(a,b,c)                 M_OP3(31, 444, 0, 1, a, c, b)
 349 #define M_OR_IMM(a,b,c)                 M_OP2_IMM(24, a, c, b)
 350 #define M_ORIS(a,b,c)                   M_OP2_IMM(25, a, c, b)
 351 #define M_XOR(a,b,c)                    M_OP3(31, 316, 0, 0, a, c, b)
 352 #define M_XOR_IMM(a,b,c)                M_OP2_IMM(26, a, c, b)
 353 #define M_XORIS(a,b,c)                  M_OP2_IMM(27, a, c, b)
 354
 355 #define M_SLL(a,b,c)                    M_OP3(31, 24, 0, 0, a, c, b)
 356 #define M_SRL(a,b,c)                    M_OP3(31, 536, 0, 0, a, c, b)
 357 #define M_SRA(a,b,c)                    M_OP3(31, 792, 0, 0, a, c, b)
 358 #define M_SRA_IMM(a,b,c)                M_OP3(31, 824, 0, 0, a, c, b)
 359
 360 #define M_IMUL(a,b,c)                   M_OP3(31, 235, 0, 0, c, a, b)
 361 #define M_IMUL_IMM(a,b,c)               M_OP2_IMM(7, c, a, b)
 362 #define M_IDIV(a,b,c)                   M_OP3(31, 491, 0, 0, c, a, b)
 363
 364 #define M_NEG(a,b)                      M_OP3(31, 104, 0, 0, b, a, 0)
 365 #define M_NOT(a,b)                      M_OP3(31, 124, 0, 0, a, b, a)
 366
 367 #define M_SUBFIC(a,b,c)                 M_OP2_IMM(8, c, a, b)
 368 #define M_SUBFZE(a,b)                   M_OP3(31, 200, 0, 0, b, a, 0)
 369 #define M_RLWINM(a,b,c,d,e)             M_OP4(21, d, 0, a, e, b, c)
 370 #define M_ADDZE(a,b)                    M_OP3(31, 202, 0, 0, b, a, 0)
 371 #define M_SLL_IMM(a,b,c)                M_RLWINM(a,b,0,31-(b),c)
 372 #define M_SRL_IMM(a,b,c)                M_RLWINM(a,32-(b),b,31,c)
 373 #define M_ADDIS(a,b,c)                  M_OP2_IMM(15, c, a, b)
 374 #define M_STFIWX(a,b,c)                 M_OP3(31, 983, 0, 0, a, b, c)
 375 #define M_LWZX(a,b,c)                   M_OP3(31, 23, 0, 0, a, b, c)
 376 #define M_LHZX(a,b,c)                   M_OP3(31, 279, 0, 0, a, b, c)
 377 #define M_LHAX(a,b,c)                   M_OP3(31, 343, 0, 0, a, b, c)
 378 #define M_LBZX(a,b,c)                   M_OP3(31, 87, 0, 0, a, b, c)
 379 #define M_LFSX(a,b,c)                   M_OP3(31, 535, 0, 0, a, b, c)
 380 #define M_LFDX(a,b,c)                   M_OP3(31, 599, 0, 0, a, b, c)
 381 #define M_STWX(a,b,c)                   M_OP3(31, 151, 0, 0, a, b, c)
 382 #define M_STHX(a,b,c)                   M_OP3(31, 407, 0, 0, a, b, c)
 383 #define M_STBX(a,b,c)                   M_OP3(31, 215, 0, 0, a, b, c)
 384 #define M_STFSX(a,b,c)                  M_OP3(31, 663, 0, 0, a, b, c)
 385 #define M_STFDX(a,b,c)                  M_OP3(31, 727, 0, 0, a, b, c)
 386
 387 #define M_STWU_INTERN(a,b,disp)         M_OP2_IMM(37,a,b,disp)
 388
 389 #define M_STWU(a,b,disp) \
 390     do { \
 391         s4 lo = (disp) & 0x0000ffff; \
 392         s4 hi = ((disp) >> 16); \
 393         if (((disp) >= -32678) && ((disp) <= 32767)) { \
 394             M_STWU_INTERN(a,b,lo); \
 395         } else { \
 396             M_ADDIS(REG_ZERO,hi,REG_ITMP3); \
 397             M_OR_IMM(REG_ITMP3,lo,REG_ITMP3); \
 398             M_STWUX(REG_SP,REG_SP,REG_ITMP3); \
 399         } \
 400     } while (0)
 401
 402 #define M_STWUX(a,b,c)                  M_OP3(31,183,0,0,a,b,c)
 403
 404 #define M_LDAH(a,b,c)                   M_ADDIS(b, c, a)
 405 #define M_TRAP                          M_OP3(31, 4, 0, 0, 31, 0, 0)
 406
 407 #define M_NOP                           M_OR_IMM(0, 0, 0)
 408 #define M_MOV(a,b)                      M_OR(a, a, b)
 409 #define M_TST(a)                        M_OP3(31, 444, 0, 1, a, a, a)
 410
 411 #define M_DADD(a,b,c)                   M_OP3(63, 21, 0, 0, c, a, b)
 412 #define M_FADD(a,b,c)                   M_OP3(59, 21, 0, 0, c, a, b)
 413 #define M_DSUB(a,b,c)                   M_OP3(63, 20, 0, 0, c, a, b)
 414 #define M_FSUB(a,b,c)                   M_OP3(59, 20, 0, 0, c, a, b)
 415 #define M_DMUL(a,b,c)                   M_OP4(63, 25, 0, c, a, 0, b)
 416 #define M_FMUL(a,b,c)                   M_OP4(59, 25, 0, c, a, 0, b)
 417 #define M_DDIV(a,b,c)                   M_OP3(63, 18, 0, 0, c, a, b)
 418 #define M_FDIV(a,b,c)                   M_OP3(59, 18, 0, 0, c, a, b)
 419
 420 #define M_FABS(a,b)                     M_OP3(63, 264, 0, 0, b, 0, a)
 421 #define M_CVTDL(a,b)                    M_OP3(63, 14, 0, 0, b, 0, a)
 422 #define M_CVTDL_C(a,b)                  M_OP3(63, 15, 0, 0, b, 0, a)
 423 #define M_CVTDF(a,b)                    M_OP3(63, 12, 0, 0, b, 0, a)
 424 #define M_FMOV(a,b)                     M_OP3(63, 72, 0, 0, b, 0, a)
 425 #define M_FMOVN(a,b)                    M_OP3(63, 40, 0, 0, b, 0, a)
 426 #define M_DSQRT(a,b)                    M_OP3(63, 22, 0, 0, b, 0, a)
 427 #define M_FSQRT(a,b)                    M_OP3(59, 22, 0, 0, b, 0, a)
 428
 429 #define M_FCMPU(a,b)                    M_OP3(63, 0, 0, 0, 0, a, b)
 430 #define M_FCMPO(a,b)                    M_OP3(63, 32, 0, 0, 0, a, b)
 431
 432 #define M_BLDU(a,b,c)                   M_OP2_IMM(34, a, b, c)
 433 #define M_SLDU(a,b,c)                   M_OP2_IMM(40, a, b, c)
 434
 435 #define M_ILD_INTERN(a,b,disp)          M_OP2_IMM(32,a,b,disp)
 436
 437 #define M_ILD(a,b,disp) \
 438     do { \
 439         s4 lo = (short) (disp); \
 440         s4 hi = (short) (((disp) - lo) >> 16); \
 441         if (hi == 0) { \
 442             M_ILD_INTERN(a,b,lo); \
 443         } else { \
 444             M_ADDIS(b,hi,a); \
 445             M_ILD_INTERN(a,a,lo); \
 446         } \
 447     } while (0)
 448
 449 #define M_ALD_INTERN(a,b,disp)          M_ILD_INTERN(a,b,disp)
 450 #define M_ALD(a,b,disp)                 M_ILD(a,b,disp)
 451
 452 #define M_BST(a,b,c)                    M_OP2_IMM(38, a, b, c)
 453 #define M_SST(a,b,c)                    M_OP2_IMM(44, a, b, c)
 454
 455 #define M_IST_INTERN(a,b,disp)          M_OP2_IMM(36,a,b,disp)
 456
 457 /* Stores with displacement overflow should only happen with PUTFIELD or on   */
 458 /* the stack. The PUTFIELD instruction does not use REG_ITMP3 and a           */
 459 /* reg_of_var call should not use REG_ITMP3!!!                                */
 460
 461 #define M_IST(a,b,disp) \
 462     do { \
 463         s4 lo = (short) (disp); \
 464         s4 hi = (short) (((disp) - lo) >> 16); \
 465         if (hi == 0) { \
 466             M_IST_INTERN(a,b,lo); \
 467         } else { \
 468             M_ADDIS(b,hi,REG_ITMP3); \
 469             M_IST_INTERN(a,REG_ITMP3,lo); \
 470         } \
 471     } while (0)
 472
 473 #define M_AST_INTERN(a,b,disp)          M_IST_INTERN(a,b,disp)
 474 #define M_AST(a,b,disp)                 M_IST(a,b,disp)
 475
 476 #define M_BSEXT(a,b)                    M_OP3(31, 954, 0, 0, a, b, 0)
 477 #define M_SSEXT(a,b)                    M_OP3(31, 922, 0, 0, a, b, 0)
 478 #define M_CZEXT(a,b)                    M_RLWINM(a,0,16,31,b)
 479
 480 #define M_BR(a)                         M_BRA(18, a, 0, 0)
 481 #define M_BL(a)                         M_BRA(18, a, 0, 1)
 482 #define M_RET                           M_OP3(19, 16, 0, 0, 20, 0, 0)
 483 #define M_JSR                           M_OP3(19, 528, 0, 1, 20, 0, 0)
 484 #define M_RTS                           M_OP3(19, 528, 0, 0, 20, 0, 0)
 485
 486 #define M_CMP(a,b)                      M_OP3(31, 0, 0, 0, 0, a, b)
 487 #define M_CMPU(a,b)                     M_OP3(31, 32, 0, 0, 0, a, b)
 488 #define M_CMPI(a,b)                     M_OP2_IMM(11, 0, a, b)
 489 #define M_CMPUI(a,b)                    M_OP2_IMM(10, 0, a, b)
 490
 491 #define M_BLT(a)                        M_BRAC(16, 12, 0, a, 0, 0)
 492 #define M_BLE(a)                        M_BRAC(16, 4, 1, a, 0, 0)
 493 #define M_BGT(a)                        M_BRAC(16, 12, 1, a, 0, 0)
 494 #define M_BGE(a)                        M_BRAC(16, 4, 0, a, 0, 0)
 495 #define M_BEQ(a)                        M_BRAC(16, 12, 2, a, 0, 0)
 496 #define M_BNE(a)                        M_BRAC(16, 4, 2, a, 0, 0)
 497 #define M_BNAN(a)                       M_BRAC(16, 12, 3, a, 0, 0)
 498
 499 #define M_FLD_INTERN(a,b,disp)          M_OP2_IMM(48,a,b,disp)
 500 #define M_DLD_INTERN(a,b,disp)          M_OP2_IMM(50,a,b,disp)
 501
 502 #define M_FLD(a,b,disp) \
 503     do { \
 504         s4 lo = (short) (disp); \
 505         s4 hi = (short) (((disp) - lo) >> 16); \
 506         if (hi == 0) { \
 507             M_FLD_INTERN(a,b,lo); \
 508         } else { \
 509             M_ADDIS(b,hi,REG_ITMP3); \
 510             M_FLD_INTERN(a,REG_ITMP3,lo); \
 511         } \
 512     } while (0)
 513
 514 #define M_DLD(a,b,disp) \
 515     do { \
 516         s4 lo = (short) (disp); \
 517         s4 hi = (short) (((disp) - lo) >> 16); \
 518         if (hi == 0) { \
 519             M_DLD_INTERN(a,b,lo); \
 520         } else { \
 521             M_ADDIS(b,hi,REG_ITMP3); \
 522             M_DLD_INTERN(a,REG_ITMP3,lo); \
 523         } \
 524     } while (0)
 525
 526 #define M_FST_INTERN(a,b,disp)          M_OP2_IMM(52,a,b,disp)
 527 #define M_DST_INTERN(a,b,disp)          M_OP2_IMM(54,a,b,disp)
 528
 529 #define M_FST(a,b,disp) \
 530     do { \
 531         s4 lo = (short) (disp); \
 532         s4 hi = (short) (((disp) - lo) >> 16); \
 533         if (hi == 0) { \
 534             M_FST_INTERN(a,b,lo); \
 535         } else { \
 536             M_ADDIS(b,hi,REG_ITMP3); \
 537             M_FST_INTERN(a,REG_ITMP3,lo); \
 538         } \
 539     } while (0)
 540
 541 #define M_DST(a,b,disp) \
 542     do { \
 543         s4 lo = (short) (disp); \
 544         s4 hi = (short) (((disp) - lo) >> 16); \
 545         if (hi == 0) { \
 546             M_DST_INTERN(a,b,lo); \
 547         } else { \
 548             M_ADDIS(b,hi,REG_ITMP3); \
 549             M_DST_INTERN(a,REG_ITMP3,lo); \
 550         } \
 551     } while (0)
 552
 553 #define M_MFLR(a)                       M_OP3(31, 339, 0, 0, a, 8, 0)
 554 #define M_MFXER(a)                      M_OP3(31, 339, 0, 0, a, 1, 0)
 555 #define M_MFCTR(a)                      M_OP3(31, 339, 0, 0, a, 9, 0)
 556 #define M_MTLR(a)                       M_OP3(31, 467, 0, 0, a, 8, 0)
 557 #define M_MTXER(a)                      M_OP3(31, 467, 0, 0, a, 1, 0)
 558 #define M_MTCTR(a)                      M_OP3(31, 467, 0, 0, a, 9, 0)
 559
 560 #define M_LDA_INTERN(a,b,c)             M_IADD_IMM(b, c, a)
 561
 562 #define M_LDA(a,b,disp) \
 563     do { \
 564         s4 lo = (short) (disp); \
 565         s4 hi = (short) (((disp) - lo) >> 16); \
 566         if (hi == 0) { \
 567             M_LDA_INTERN(a,b,lo); \
 568         } else { \
 569             M_ADDIS(b,hi,a); \
 570             M_LDA_INTERN(a,a,lo); \
 571         } \
 572     } while (0)
 573
 574
 575 #define M_LDATST(a,b,c)                 M_ADDICTST(b, c, a)
 576 #define M_CLR(a)                        M_IADD_IMM(0, 0, a)
 577 #define M_AADD_IMM(a,b,c)               M_IADD_IMM(a, b, c)
 578
 579
 580 /* function gen_resolvebranch **************************************************
 581
 582         parameters: ip ... pointer to instruction after branch (void*)
 583                     so ... offset of instruction after branch  (s4)
 584                     to ... offset of branch target             (s4)
 585
 586 *******************************************************************************/
 587
 588 #define gen_resolvebranch(ip,so,to) \
 589         *((s4*)(ip)-1)=(*((s4*)(ip)-1) & ~M_BRMASK) | (((s4)((to)-(so))+4)&((((*((s4*)(ip)-1)>>26)&63)==18)?M_BRAMASK:M_BRMASK))
 590
 591
 592 /* function prototypes ********************************************************/
 593
 594 void docacheflush(u1 *p, long bytelen);
 595
 596 #endif /* _CODEGEN_H */
 597
 598
 599 /*
 600  * These are local overrides for various environment variables in Emacs.
 601  * Please do not remove this and leave it at the end of the file, where
 602  * Emacs will automagically detect them.
 603  * ---------------------------------------------------------------------
 604  * Local variables:
 605  * mode: c
 606  * indent-tabs-mode: t
 607  * c-basic-offset: 4
 608  * tab-width: 4
 609  * End:
 610  */