src/vm/jit/i386/emit.c

   1 /* src/vm/jit/i386/emit.c - i386 code emitter functions
   2
   3    Copyright (C) 1996-2005, 2006 R. Grafl, A. Krall, C. Kruegel,
   4    C. Oates, R. Obermaisser, M. Platter, M. Probst, S. Ring,
   5    E. Steiner, C. Thalinger, D. Thuernbeck, P. Tomsich, C. Ullrich,
   6    J. Wenninger, Institut f. Computersprachen - TU Wien
   7
   8    This file is part of CACAO.
   9
  10    This program is free software; you can redistribute it and/or
  11    modify it under the terms of the GNU General Public License as
  12    published by the Free Software Foundation; either version 2, or (at
  13    your option) any later version.
  14
  15    This program is distributed in the hope that it will be useful, but
  16    WITHOUT ANY WARRANTY; without even the implied warranty of
  17    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18    General Public License for more details.
  19
  20    You should have received a copy of the GNU General Public License
  21    along with this program; if not, write to the Free Software
  22    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  23    02110-1301, USA.
  24
  25    Contact: cacao@cacaojvm.org
  26
  27    Authors: Christian Thalinger
  28
  29    $Id: emit.c 6129 2006-12-06 10:49:47Z twisti $
  30
  31 */
  32
  33
  34 #include "config.h"
  35
  36 #include <assert.h>
  37
  38 #include "vm/types.h"
  39
  40 #include "vm/jit/i386/codegen.h"
  41 #include "vm/jit/i386/emit.h"
  42 #include "vm/jit/i386/md-abi.h"
  43
  44 #if defined(ENABLE_THREADS)
  45 # include "threads/native/lock.h"
  46 #endif
  47
  48 #include "vm/builtin.h"
  49 #include "vm/options.h"
  50 #include "vm/statistics.h"
  51 #include "vm/jit/asmpart.h"
  52 #include "vm/jit/dseg.h"
  53 #include "vm/jit/emit-common.h"
  54 #include "vm/jit/jit.h"
  55 #include "vm/jit/replace.h"
  56
  57
  58 /* emit_load ******************************************************************
  59
  60    Emits a possible load of an operand.
  61
  62 *******************************************************************************/
  63
  64 inline s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
  65 {
  66         codegendata  *cd;
  67         s4            disp;
  68         s4            reg;
  69
  70         /* get required compiler data */
  71
  72         cd = jd->cd;
  73
  74         if (IS_INMEMORY(src->flags)) {
  75                 COUNT_SPILLS;
  76
  77                 disp = src->vv.regoff * 4;
  78
  79                 if (IS_FLT_DBL_TYPE(src->type)) {
  80                         if (IS_2_WORD_TYPE(src->type))
  81                                 M_DLD(tempreg, REG_SP, disp);
  82                         else
  83                                 M_FLD(tempreg, REG_SP, disp);
  84                 }
  85                 else {
  86                         if (IS_2_WORD_TYPE(src->type))
  87                                 M_LLD(tempreg, REG_SP, disp);
  88                         else
  89                                 M_ILD(tempreg, REG_SP, disp);
  90                 }
  91
  92                 reg = tempreg;
  93         }
  94         else
  95                 reg = src->vv.regoff;
  96
  97         return reg;
  98 }
  99
 100
 101 /* emit_load_low ************************************************************
 102
 103    Emits a possible load of the low 32-bits of an operand.
 104
 105 *******************************************************************************/
 106
 107 inline s4 emit_load_low(jitdata *jd, instruction *iptr, varinfo *src,s4 tempreg)
 108 {
 109         codegendata  *cd;
 110         s4            disp;
 111         s4            reg;
 112
 113         assert(src->type == TYPE_LNG);
 114
 115         /* get required compiler data */
 116
 117         cd = jd->cd;
 118
 119
 120         if (IS_INMEMORY(src->flags)) {
 121                 COUNT_SPILLS;
 122
 123                 disp = src->vv.regoff * 4;
 124
 125                 M_ILD(tempreg, REG_SP, disp);
 126
 127                 reg = tempreg;
 128         }
 129         else
 130                 reg = GET_LOW_REG(src->vv.regoff);
 131
 132         return reg;
 133 }
 134
 135
 136 /* emit_load_high ***********************************************************
 137
 138    Emits a possible load of the high 32-bits of an operand.
 139
 140 *******************************************************************************/
 141
 142 inline s4 emit_load_high(jitdata *jd, instruction *iptr,varinfo *src,s4 tempreg)
 143 {
 144         codegendata  *cd;
 145         s4            disp;
 146         s4            reg;
 147
 148         /* get required compiler data */
 149
 150         assert(src->type == TYPE_LNG);
 151
 152         cd = jd->cd;
 153
 154         if (IS_INMEMORY(src->flags)) {
 155                 COUNT_SPILLS;
 156
 157                 disp = src->vv.regoff * 4;
 158
 159                 M_ILD(tempreg, REG_SP, disp + 4);
 160
 161                 reg = tempreg;
 162         }
 163         else
 164                 reg = GET_HIGH_REG(src->vv.regoff);
 165
 166         return reg;
 167 }
 168
 169
 170 /* emit_store ******************************************************************
 171
 172    Emits a possible store of the destination operand.
 173
 174 *******************************************************************************/
 175
 176 inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 177 {
 178         codegendata  *cd;
 179
 180         /* get required compiler data */
 181
 182         cd = jd->cd;
 183
 184         if (IS_INMEMORY(dst->flags)) {
 185                 COUNT_SPILLS;
 186
 187                 if (IS_FLT_DBL_TYPE(dst->type)) {
 188                         if (IS_2_WORD_TYPE(dst->type))
 189                                 M_DST(d, REG_SP, dst->vv.regoff * 4);
 190                         else
 191                                 M_FST(d, REG_SP, dst->vv.regoff * 4);
 192                 }
 193                 else {
 194                         if (IS_2_WORD_TYPE(dst->type))
 195                                 M_LST(d, REG_SP, dst->vv.regoff * 4);
 196                         else
 197                                 M_IST(d, REG_SP, dst->vv.regoff * 4);
 198                 }
 199         }
 200 }
 201
 202
 203 /* emit_store_low **************************************************************
 204
 205    Emits a possible store of the low 32-bits of the destination
 206    operand.
 207
 208 *******************************************************************************/
 209
 210 inline void emit_store_low(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 211 {
 212         codegendata  *cd;
 213
 214         assert(dst->type == TYPE_LNG);
 215
 216         /* get required compiler data */
 217
 218         cd = jd->cd;
 219
 220         if (IS_INMEMORY(dst->flags)) {
 221                 COUNT_SPILLS;
 222                 M_IST(GET_LOW_REG(d), REG_SP, dst->vv.regoff * 4);
 223         }
 224 }
 225
 226
 227 /* emit_store_high *************************************************************
 228
 229    Emits a possible store of the high 32-bits of the destination
 230    operand.
 231
 232 *******************************************************************************/
 233
 234 inline void emit_store_high(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 235 {
 236         codegendata  *cd;
 237
 238         assert(dst->type == TYPE_LNG);
 239
 240         /* get required compiler data */
 241
 242         cd = jd->cd;
 243
 244         if (IS_INMEMORY(dst->flags)) {
 245                 COUNT_SPILLS;
 246                 M_IST(GET_HIGH_REG(d), REG_SP, dst->vv.regoff * 4 + 4);
 247         }
 248 }
 249
 250
 251 /* emit_copy *******************************************************************
 252
 253    Generates a register/memory to register/memory copy.
 254
 255 *******************************************************************************/
 256
 257 void emit_copy(jitdata *jd, instruction *iptr, varinfo *src, varinfo *dst)
 258 {
 259         codegendata  *cd;
 260         s4            s1, d;
 261
 262         /* get required compiler data */
 263
 264         cd = jd->cd;
 265
 266         if ((src->vv.regoff != dst->vv.regoff) ||
 267                 ((src->flags ^ dst->flags) & INMEMORY)) {
 268
 269                 /* If one of the variables resides in memory, we can eliminate
 270                    the register move from/to the temporary register with the
 271                    order of getting the destination register and the load. */
 272
 273                 if (IS_INMEMORY(src->flags)) {
 274                         if (IS_LNG_TYPE(src->type))
 275                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP12_PACKED);
 276                         else
 277                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP1);
 278
 279                         s1 = emit_load(jd, iptr, src, d);
 280                 }
 281                 else {
 282                         if (IS_LNG_TYPE(src->type))
 283                                 s1 = emit_load(jd, iptr, src, REG_ITMP12_PACKED);
 284                         else
 285                                 s1 = emit_load(jd, iptr, src, REG_ITMP1);
 286
 287                         d = codegen_reg_of_var(iptr->opc, dst, s1);
 288                 }
 289
 290                 if (s1 != d) {
 291                         if (IS_FLT_DBL_TYPE(src->type)) {
 292 /*                              M_FMOV(s1, d); */
 293                         } else {
 294                                 if (IS_2_WORD_TYPE(src->type))
 295                                         M_LNGMOVE(s1, d);
 296                                 else
 297                     M_MOV(s1, d);
 298                         }
 299                 }
 300
 301                 emit_store(jd, iptr, dst, d);
 302         }
 303 }
 304
 305
 306 /* emit_arithmetic_check *******************************************************
 307
 308    Emit an ArithmeticException check.
 309
 310 *******************************************************************************/
 311
 312 void emit_arithmetic_check(codegendata *cd, s4 reg)
 313 {
 314         if (checknull) {
 315                 M_TEST(reg);
 316                 M_BEQ(0);
 317                 codegen_add_arithmeticexception_ref(cd);
 318         }
 319 }
 320
 321
 322 /* emit_arrayindexoutofbounds_check ********************************************
 323
 324    Emit a ArrayIndexOutOfBoundsException check.
 325
 326 *******************************************************************************/
 327
 328 void emit_arrayindexoutofbounds_check(codegendata *cd, s4 s1, s4 s2)
 329 {
 330         if (checkbounds) {
 331         M_ILD(REG_ITMP3, s1, OFFSET(java_arrayheader, size));
 332         M_CMP(REG_ITMP3, s2);
 333         M_BAE(0);
 334         codegen_add_arrayindexoutofboundsexception_ref(cd, s2);
 335         }
 336 }
 337
 338
 339 /* emit_classcast_check ********************************************************
 340
 341    Emit a ClassCastException check.
 342
 343 *******************************************************************************/
 344
 345 void emit_classcast_check(codegendata *cd, s4 condition, s4 reg, s4 s1)
 346 {
 347         vm_abort("IMPLEMENT ME!");
 348 }
 349
 350
 351 /* emit_nullpointer_check ******************************************************
 352
 353    Emit a NullPointerException check.
 354
 355 *******************************************************************************/
 356
 357 void emit_nullpointer_check(codegendata *cd, s4 reg)
 358 {
 359         if (checknull) {
 360                 M_TEST(reg);
 361                 M_BEQ(0);
 362                 codegen_add_nullpointerexception_ref(cd);
 363         }
 364 }
 365
 366
 367 /* emit_exception_stubs ********************************************************
 368
 369    Generates the code for the exception stubs.
 370
 371 *******************************************************************************/
 372
 373 void emit_exception_stubs(jitdata *jd)
 374 {
 375         codegendata  *cd;
 376         registerdata *rd;
 377         exceptionref *er;
 378         s4            branchmpc;
 379         s4            targetmpc;
 380         s4            targetdisp;
 381
 382         /* get required compiler data */
 383
 384         cd = jd->cd;
 385         rd = jd->rd;
 386
 387         /* generate exception stubs */
 388
 389         targetdisp = 0;
 390
 391         for (er = cd->exceptionrefs; er != NULL; er = er->next) {
 392                 /* back-patch the branch to this exception code */
 393
 394                 branchmpc = er->branchpos;
 395                 targetmpc = cd->mcodeptr - cd->mcodebase;
 396
 397                 md_codegen_patch_branch(cd, branchmpc, targetmpc);
 398
 399                 MCODECHECK(512);
 400
 401                 /* Check if the exception is an
 402                    ArrayIndexOutOfBoundsException.  If so, move index register
 403                    into REG_ITMP1. */
 404
 405                 if (er->reg != -1)
 406                         M_INTMOVE(er->reg, REG_ITMP1);
 407
 408                 /* calcuate exception address */
 409
 410                 M_MOV_IMM(0, REG_ITMP2_XPC);
 411                 dseg_adddata(cd);
 412                 M_AADD_IMM32(er->branchpos - 6, REG_ITMP2_XPC);
 413
 414                 /* move function to call into REG_ITMP3 */
 415
 416                 M_MOV_IMM(er->function, REG_ITMP3);
 417
 418                 if (targetdisp == 0) {
 419                         targetdisp = cd->mcodeptr - cd->mcodebase;
 420
 421                         M_ASUB_IMM(5 * 4, REG_SP);
 422
 423                         /* first store REG_ITMP1 so we can use it */
 424
 425                         M_AST(REG_ITMP1, REG_SP, 4 * 4);                    /* for AIOOBE */
 426
 427                         M_AST_IMM(0, REG_SP, 0 * 4);
 428                         dseg_adddata(cd);
 429                         M_MOV(REG_SP, REG_ITMP1);
 430                         M_AADD_IMM(5 * 4, REG_ITMP1);
 431                         M_AST(REG_ITMP1, REG_SP, 1 * 4);
 432                         M_ALD(REG_ITMP1, REG_SP, (5 + cd->stackframesize) * 4);
 433                         M_AST(REG_ITMP1, REG_SP, 2 * 4);
 434                         M_AST(REG_ITMP2_XPC, REG_SP, 3 * 4);
 435
 436                         M_CALL(REG_ITMP3);
 437
 438                         M_ALD(REG_ITMP2_XPC, REG_SP, 3 * 4);
 439                         M_AADD_IMM(5 * 4, REG_SP);
 440
 441                         M_MOV_IMM(asm_handle_exception, REG_ITMP3);
 442                         M_JMP(REG_ITMP3);
 443                 }
 444                 else {
 445                         M_JMP_IMM((cd->mcodebase + targetdisp) -
 446                                           (cd->mcodeptr + PATCHER_CALL_SIZE));
 447                 }
 448         }
 449 }
 450
 451
 452 /* emit_patcher_stubs **********************************************************
 453
 454    Generates the code for the patcher stubs.
 455
 456 *******************************************************************************/
 457
 458 void emit_patcher_stubs(jitdata *jd)
 459 {
 460         codegendata *cd;
 461         patchref    *pref;
 462         u8           mcode;
 463         u1          *savedmcodeptr;
 464         u1          *tmpmcodeptr;
 465         s4           targetdisp;
 466         s4           disp;
 467
 468         /* get required compiler data */
 469
 470         cd = jd->cd;
 471
 472         /* generate code patching stub call code */
 473
 474         targetdisp = 0;
 475
 476         for (pref = cd->patchrefs; pref != NULL; pref = pref->next) {
 477                 /* check code segment size */
 478
 479                 MCODECHECK(512);
 480
 481                 /* Get machine code which is patched back in later. A
 482                    `call rel32' is 5 bytes long. */
 483
 484                 savedmcodeptr = cd->mcodebase + pref->branchpos;
 485                 mcode = *((u8 *) savedmcodeptr);
 486
 487                 /* patch in `call rel32' to call the following code */
 488
 489                 tmpmcodeptr  = cd->mcodeptr;    /* save current mcodeptr              */
 490                 cd->mcodeptr = savedmcodeptr;   /* set mcodeptr to patch position     */
 491
 492                 M_CALL_IMM(tmpmcodeptr - (savedmcodeptr + PATCHER_CALL_SIZE));
 493
 494                 cd->mcodeptr = tmpmcodeptr;     /* restore the current mcodeptr       */
 495
 496                 /* save REG_ITMP3 */
 497
 498                 M_PUSH(REG_ITMP3);
 499
 500                 /* move pointer to java_objectheader onto stack */
 501
 502 #if defined(ENABLE_THREADS)
 503                 (void) dseg_add_unique_address(cd, NULL);                  /* flcword */
 504                 (void) dseg_add_unique_address(cd, lock_get_initial_lock_word());
 505                 disp = dseg_add_unique_address(cd, NULL);                  /* vftbl   */
 506
 507                 M_MOV_IMM(0, REG_ITMP3);
 508                 dseg_adddata(cd);
 509                 M_AADD_IMM(disp, REG_ITMP3);
 510                 M_PUSH(REG_ITMP3);
 511 #else
 512                 M_PUSH_IMM(0);
 513 #endif
 514
 515                 /* move machine code bytes and classinfo pointer into registers */
 516
 517                 M_PUSH_IMM(mcode >> 32);
 518                 M_PUSH_IMM(mcode);
 519                 M_PUSH_IMM(pref->ref);
 520                 M_PUSH_IMM(pref->patcher);
 521
 522                 if (targetdisp == 0) {
 523                         targetdisp = cd->mcodeptr - cd->mcodebase;
 524
 525                         M_MOV_IMM(asm_patcher_wrapper, REG_ITMP3);
 526                         M_JMP(REG_ITMP3);
 527                 }
 528                 else {
 529                         M_JMP_IMM((cd->mcodebase + targetdisp) -
 530                                           (cd->mcodeptr + PATCHER_CALL_SIZE));
 531                 }
 532         }
 533 }
 534
 535
 536 /* emit_replacement_stubs ******************************************************
 537
 538    Generates the code for the replacement stubs.
 539
 540 *******************************************************************************/
 541
 542 void emit_replacement_stubs(jitdata *jd)
 543 {
 544         codegendata *cd;
 545         codeinfo    *code;
 546         rplpoint    *rplp;
 547         s4           disp;
 548         s4           i;
 549
 550         /* get required compiler data */
 551
 552         cd   = jd->cd;
 553         code = jd->code;
 554
 555         rplp = code->rplpoints;
 556
 557         for (i = 0; i < code->rplpointcount; ++i, ++rplp) {
 558                 /* check code segment size */
 559
 560                 MCODECHECK(512);
 561
 562                 /* note start of stub code */
 563
 564                 rplp->outcode = (u1 *) (ptrint) (cd->mcodeptr - cd->mcodebase);
 565
 566                 /* make machine code for patching */
 567
 568                 disp = (ptrint) (rplp->outcode - rplp->pc) - 5;
 569
 570                 rplp->mcode = 0xe9 | ((u8) disp << 8);
 571
 572                 /* push address of `rplpoint` struct */
 573
 574                 M_PUSH_IMM(rplp);
 575
 576                 /* jump to replacement function */
 577
 578                 M_PUSH_IMM(asm_replacement_out);
 579                 M_RET;
 580         }
 581 }
 582
 583
 584 /* emit_verbosecall_enter ******************************************************
 585
 586    Generates the code for the call trace.
 587
 588 *******************************************************************************/
 589
 590 #if !defined(NDEBUG)
 591 void emit_verbosecall_enter(jitdata *jd)
 592 {
 593         methodinfo   *m;
 594         codegendata  *cd;
 595         registerdata *rd;
 596         methoddesc   *md;
 597         s4            disp;
 598         s4            i, t;
 599
 600         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 601                 return;
 602
 603         /* get required compiler data */
 604
 605         m  = jd->m;
 606         cd = jd->cd;
 607         rd = jd->rd;
 608
 609         md = m->parseddesc;
 610
 611         /* mark trace code */
 612
 613         M_NOP;
 614
 615         /* methodinfo* + arguments + return address */
 616
 617         disp = TRACE_ARGS_NUM * 8 + 4 + INT_TMP_CNT * 4 +
 618                 cd->stackframesize * 4 + 4;
 619
 620         M_ASUB_IMM(TRACE_ARGS_NUM * 8 + 4 + INT_TMP_CNT * 4, REG_SP);
 621
 622         /* save temporary registers for leaf methods */
 623
 624         for (i = 0; i < INT_TMP_CNT; i++)
 625                 M_IST(rd->tmpintregs[i], REG_SP, TRACE_ARGS_NUM * 8 + 4 + i * 4);
 626
 627         for (i = 0; i < md->paramcount && i < TRACE_ARGS_NUM; i++) {
 628                 t = md->paramtypes[i].type;
 629
 630                 if (IS_INT_LNG_TYPE(t)) {
 631                         if (IS_2_WORD_TYPE(t)) {
 632                                 M_LLD(REG_ITMP12_PACKED, REG_SP, disp);
 633                                 M_LST(REG_ITMP12_PACKED, REG_SP, i * 8);
 634                         }
 635                         else if (IS_ADR_TYPE(t)) {
 636                                 M_ALD(REG_ITMP1, REG_SP, disp);
 637                                 M_AST(REG_ITMP1, REG_SP, i * 8);
 638                                 M_IST_IMM(0, REG_SP, i * 8 + 4);
 639                         }
 640                         else {
 641                                 M_ILD(EAX, REG_SP, disp);
 642                                 emit_cltd(cd);
 643                                 M_LST(EAX_EDX_PACKED, REG_SP, i * 8);
 644                         }
 645                 }
 646                 else {
 647                         if (IS_2_WORD_TYPE(t)) {
 648                                 M_DLD(REG_NULL, REG_SP, disp);
 649                                 M_DST(REG_NULL, REG_SP, i * 8);
 650                         }
 651                         else {
 652                                 M_FLD(REG_NULL, REG_SP, disp);
 653                                 M_FST(REG_NULL, REG_SP, i * 8);
 654                                 M_IST_IMM(0, REG_SP, i * 8 + 4);
 655                         }
 656                 }
 657
 658                 disp += (IS_2_WORD_TYPE(t)) ? 8 : 4;
 659         }
 660
 661         M_AST_IMM(m, REG_SP, TRACE_ARGS_NUM * 8);
 662
 663         M_MOV_IMM(builtin_trace_args, REG_ITMP1);
 664         M_CALL(REG_ITMP1);
 665
 666         /* restore temporary registers for leaf methods */
 667
 668         for (i = 0; i < INT_TMP_CNT; i++)
 669                 M_ILD(rd->tmpintregs[i], REG_SP, TRACE_ARGS_NUM * 8 + 4 + i * 4);
 670
 671         M_AADD_IMM(TRACE_ARGS_NUM * 8 + 4 + INT_TMP_CNT * 4, REG_SP);
 672
 673         /* mark trace code */
 674
 675         M_NOP;
 676 }
 677 #endif /* !defined(NDEBUG) */
 678
 679
 680 /* emit_verbosecall_exit *******************************************************
 681
 682    Generates the code for the call trace.
 683
 684 *******************************************************************************/
 685
 686 #if !defined(NDEBUG)
 687 void emit_verbosecall_exit(jitdata *jd)
 688 {
 689         methodinfo   *m;
 690         codegendata  *cd;
 691         registerdata *rd;
 692
 693         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 694                 return;
 695
 696         /* get required compiler data */
 697
 698         m  = jd->m;
 699         cd = jd->cd;
 700         rd = jd->rd;
 701
 702         /* mark trace code */
 703
 704         M_NOP;
 705
 706         M_ASUB_IMM(4 + 8 + 8 + 4 + 8, REG_SP);  /* +8: keep stack 16-byte aligned */
 707
 708         M_AST_IMM(m, REG_SP, 0 * 4);
 709
 710         M_LST(REG_RESULT_PACKED, REG_SP, 1 * 4);
 711
 712         M_DSTNP(REG_NULL, REG_SP, 1 * 4 + 1 * 8);
 713         M_FSTNP(REG_NULL, REG_SP, 1 * 4 + 2 * 8);
 714
 715         M_MOV_IMM(builtin_displaymethodstop, REG_ITMP1);
 716         M_CALL(REG_ITMP1);
 717
 718         M_LLD(REG_RESULT_PACKED, REG_SP, 1 * 4);
 719
 720         M_AADD_IMM(4 + 8 + 8 + 4 + 8, REG_SP);
 721
 722         /* mark trace code */
 723
 724         M_NOP;
 725 }
 726 #endif /* !defined(NDEBUG) */
 727
 728
 729 /* code generation functions **************************************************/
 730
 731 static void emit_membase(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 732 {
 733         if (basereg == ESP) {
 734                 if (disp == 0) {
 735                         emit_address_byte(0, dreg, ESP);
 736                         emit_address_byte(0, ESP, ESP);
 737                 }
 738                 else if (IS_IMM8(disp)) {
 739                         emit_address_byte(1, dreg, ESP);
 740                         emit_address_byte(0, ESP, ESP);
 741                         emit_imm8(disp);
 742                 }
 743                 else {
 744                         emit_address_byte(2, dreg, ESP);
 745                         emit_address_byte(0, ESP, ESP);
 746                         emit_imm32(disp);
 747                 }
 748         }
 749         else if ((disp == 0) && (basereg != EBP)) {
 750                 emit_address_byte(0, dreg, basereg);
 751         }
 752         else if (IS_IMM8(disp)) {
 753                 emit_address_byte(1, dreg, basereg);
 754                 emit_imm8(disp);
 755         }
 756         else {
 757                 emit_address_byte(2, dreg, basereg);
 758                 emit_imm32(disp);
 759         }
 760 }
 761
 762
 763 static void emit_membase32(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 764 {
 765         if (basereg == ESP) {
 766                 emit_address_byte(2, dreg, ESP);
 767                 emit_address_byte(0, ESP, ESP);
 768                 emit_imm32(disp);
 769         }
 770         else {
 771                 emit_address_byte(2, dreg, basereg);
 772                 emit_imm32(disp);
 773         }
 774 }
 775
 776
 777 static void emit_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 778 {
 779         if (basereg == -1) {
 780                 emit_address_byte(0, reg, 4);
 781                 emit_address_byte(scale, indexreg, 5);
 782                 emit_imm32(disp);
 783         }
 784         else if ((disp == 0) && (basereg != EBP)) {
 785                 emit_address_byte(0, reg, 4);
 786                 emit_address_byte(scale, indexreg, basereg);
 787         }
 788         else if (IS_IMM8(disp)) {
 789                 emit_address_byte(1, reg, 4);
 790                 emit_address_byte(scale, indexreg, basereg);
 791                 emit_imm8(disp);
 792         }
 793         else {
 794                 emit_address_byte(2, reg, 4);
 795                 emit_address_byte(scale, indexreg, basereg);
 796                 emit_imm32(disp);
 797         }
 798 }
 799
 800
 801 /* low-level code emitter functions *******************************************/
 802
 803 void emit_mov_reg_reg(codegendata *cd, s4 reg, s4 dreg)
 804 {
 805         COUNT(count_mov_reg_reg);
 806         *(cd->mcodeptr++) = 0x89;
 807         emit_reg((reg),(dreg));
 808 }
 809
 810
 811 void emit_mov_imm_reg(codegendata *cd, s4 imm, s4 reg)
 812 {
 813         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
 814         emit_imm32((imm));
 815 }
 816
 817
 818 void emit_movb_imm_reg(codegendata *cd, s4 imm, s4 reg)
 819 {
 820         *(cd->mcodeptr++) = 0xc6;
 821         emit_reg(0,(reg));
 822         emit_imm8((imm));
 823 }
 824
 825
 826 void emit_mov_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 827 {
 828         COUNT(count_mov_mem_reg);
 829         *(cd->mcodeptr++) = 0x8b;
 830         emit_membase(cd, (basereg),(disp),(reg));
 831 }
 832
 833
 834 /*
 835  * this one is for INVOKEVIRTUAL/INVOKEINTERFACE to have a
 836  * constant membase immediate length of 32bit
 837  */
 838 void emit_mov_membase32_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 839 {
 840         COUNT(count_mov_mem_reg);
 841         *(cd->mcodeptr++) = 0x8b;
 842         emit_membase32(cd, (basereg),(disp),(reg));
 843 }
 844
 845
 846 void emit_mov_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 847 {
 848         COUNT(count_mov_reg_mem);
 849         *(cd->mcodeptr++) = 0x89;
 850         emit_membase(cd, (basereg),(disp),(reg));
 851 }
 852
 853
 854 void emit_mov_reg_membase32(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 855 {
 856         COUNT(count_mov_reg_mem);
 857         *(cd->mcodeptr++) = 0x89;
 858         emit_membase32(cd, (basereg),(disp),(reg));
 859 }
 860
 861
 862 void emit_mov_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 863 {
 864         COUNT(count_mov_mem_reg);
 865         *(cd->mcodeptr++) = 0x8b;
 866         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 867 }
 868
 869
 870 void emit_mov_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 871 {
 872         COUNT(count_mov_reg_mem);
 873         *(cd->mcodeptr++) = 0x89;
 874         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 875 }
 876
 877
 878 void emit_movw_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 879 {
 880         COUNT(count_mov_reg_mem);
 881         *(cd->mcodeptr++) = 0x66;
 882         *(cd->mcodeptr++) = 0x89;
 883         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 884 }
 885
 886
 887 void emit_movb_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 888 {
 889         COUNT(count_mov_reg_mem);
 890         *(cd->mcodeptr++) = 0x88;
 891         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 892 }
 893
 894
 895 void emit_mov_reg_mem(codegendata *cd, s4 reg, s4 mem)
 896 {
 897         COUNT(count_mov_reg_mem);
 898         *(cd->mcodeptr++) = 0x89;
 899         emit_mem((reg),(mem));
 900 }
 901
 902
 903 void emit_mov_mem_reg(codegendata *cd, s4 mem, s4 dreg)
 904 {
 905         COUNT(count_mov_mem_reg);
 906         *(cd->mcodeptr++) = 0x8b;
 907         emit_mem((dreg),(mem));
 908 }
 909
 910
 911 void emit_mov_imm_mem(codegendata *cd, s4 imm, s4 mem)
 912 {
 913         *(cd->mcodeptr++) = 0xc7;
 914         emit_mem(0, mem);
 915         emit_imm32(imm);
 916 }
 917
 918
 919 void emit_mov_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 920 {
 921         *(cd->mcodeptr++) = 0xc7;
 922         emit_membase(cd, (basereg),(disp),0);
 923         emit_imm32((imm));
 924 }
 925
 926
 927 void emit_mov_imm_membase32(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 928 {
 929         *(cd->mcodeptr++) = 0xc7;
 930         emit_membase32(cd, (basereg),(disp),0);
 931         emit_imm32((imm));
 932 }
 933
 934
 935 void emit_movb_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 936 {
 937         *(cd->mcodeptr++) = 0xc6;
 938         emit_membase(cd, (basereg),(disp),0);
 939         emit_imm8((imm));
 940 }
 941
 942
 943 void emit_movsbl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 944 {
 945         COUNT(count_mov_mem_reg);
 946         *(cd->mcodeptr++) = 0x0f;
 947         *(cd->mcodeptr++) = 0xbe;
 948         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 949 }
 950
 951
 952 void emit_movswl_reg_reg(codegendata *cd, s4 a, s4 b)
 953 {
 954         *(cd->mcodeptr++) = 0x0f;
 955         *(cd->mcodeptr++) = 0xbf;
 956         emit_reg((b),(a));
 957 }
 958
 959
 960 void emit_movswl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 961 {
 962         COUNT(count_mov_mem_reg);
 963         *(cd->mcodeptr++) = 0x0f;
 964         *(cd->mcodeptr++) = 0xbf;
 965         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 966 }
 967
 968
 969 void emit_movzwl_reg_reg(codegendata *cd, s4 a, s4 b)
 970 {
 971         *(cd->mcodeptr++) = 0x0f;
 972         *(cd->mcodeptr++) = 0xb7;
 973         emit_reg((b),(a));
 974 }
 975
 976
 977 void emit_movzwl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 978 {
 979         COUNT(count_mov_mem_reg);
 980         *(cd->mcodeptr++) = 0x0f;
 981         *(cd->mcodeptr++) = 0xb7;
 982         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 983 }
 984
 985
 986 void emit_mov_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 987 {
 988         *(cd->mcodeptr++) = 0xc7;
 989         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 990         emit_imm32((imm));
 991 }
 992
 993
 994 void emit_movw_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 995 {
 996         *(cd->mcodeptr++) = 0x66;
 997         *(cd->mcodeptr++) = 0xc7;
 998         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 999         emit_imm16((imm));
1000 }
1001
1002
1003 void emit_movb_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1004 {
1005         *(cd->mcodeptr++) = 0xc6;
1006         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1007         emit_imm8((imm));
1008 }
1009
1010
1011 /*
1012  * alu operations
1013  */
1014 void emit_alu_reg_reg(codegendata *cd, s4 opc, s4 reg, s4 dreg)
1015 {
1016         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
1017         emit_reg((reg),(dreg));
1018 }
1019
1020
1021 void emit_alu_reg_membase(codegendata *cd, s4 opc, s4 reg, s4 basereg, s4 disp)
1022 {
1023         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
1024         emit_membase(cd, (basereg),(disp),(reg));
1025 }
1026
1027
1028 void emit_alu_membase_reg(codegendata *cd, s4 opc, s4 basereg, s4 disp, s4 reg)
1029 {
1030         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 3;
1031         emit_membase(cd, (basereg),(disp),(reg));
1032 }
1033
1034
1035 void emit_alu_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1036 {
1037         if (IS_IMM8(imm)) {
1038                 *(cd->mcodeptr++) = 0x83;
1039                 emit_reg((opc),(dreg));
1040                 emit_imm8((imm));
1041         } else {
1042                 *(cd->mcodeptr++) = 0x81;
1043                 emit_reg((opc),(dreg));
1044                 emit_imm32((imm));
1045         }
1046 }
1047
1048
1049 void emit_alu_imm32_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1050 {
1051         *(cd->mcodeptr++) = 0x81;
1052         emit_reg((opc),(dreg));
1053         emit_imm32((imm));
1054 }
1055
1056
1057 void emit_alu_imm_membase(codegendata *cd, s4 opc, s4 imm, s4 basereg, s4 disp)
1058 {
1059         if (IS_IMM8(imm)) {
1060                 *(cd->mcodeptr++) = 0x83;
1061                 emit_membase(cd, (basereg),(disp),(opc));
1062                 emit_imm8((imm));
1063         } else {
1064                 *(cd->mcodeptr++) = 0x81;
1065                 emit_membase(cd, (basereg),(disp),(opc));
1066                 emit_imm32((imm));
1067         }
1068 }
1069
1070
1071 void emit_alu_imm_memabs(codegendata *cd, s4 opc, s4 imm, s4 disp)
1072 {
1073         if (IS_IMM8(imm)) {
1074                 *(cd->mcodeptr++) = 0x83;
1075                 emit_mem(opc, disp);
1076                 emit_imm8((imm));
1077         } else {
1078                 *(cd->mcodeptr++) = 0x81;
1079                 emit_mem(opc, disp);
1080                 emit_imm32((imm));
1081         }
1082 }
1083
1084
1085 void emit_test_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1086 {
1087         *(cd->mcodeptr++) = 0x85;
1088         emit_reg((reg),(dreg));
1089 }
1090
1091
1092 void emit_test_imm_reg(codegendata *cd, s4 imm, s4 reg)
1093 {
1094         *(cd->mcodeptr++) = 0xf7;
1095         emit_reg(0,(reg));
1096         emit_imm32((imm));
1097 }
1098
1099
1100
1101 /*
1102  * inc, dec operations
1103  */
1104 void emit_dec_mem(codegendata *cd, s4 mem)
1105 {
1106         *(cd->mcodeptr++) = 0xff;
1107         emit_mem(1,(mem));
1108 }
1109
1110
1111 void emit_cltd(codegendata *cd)
1112 {
1113         *(cd->mcodeptr++) = 0x99;
1114 }
1115
1116
1117 void emit_imul_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1118 {
1119         *(cd->mcodeptr++) = 0x0f;
1120         *(cd->mcodeptr++) = 0xaf;
1121         emit_reg((dreg),(reg));
1122 }
1123
1124
1125 void emit_imul_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
1126 {
1127         *(cd->mcodeptr++) = 0x0f;
1128         *(cd->mcodeptr++) = 0xaf;
1129         emit_membase(cd, (basereg),(disp),(dreg));
1130 }
1131
1132
1133 void emit_imul_imm_reg(codegendata *cd, s4 imm, s4 dreg)
1134 {
1135         if (IS_IMM8((imm))) {
1136                 *(cd->mcodeptr++) = 0x6b;
1137                 emit_reg(0,(dreg));
1138                 emit_imm8((imm));
1139         } else {
1140                 *(cd->mcodeptr++) = 0x69;
1141                 emit_reg(0,(dreg));
1142                 emit_imm32((imm));
1143         }
1144 }
1145
1146
1147 void emit_imul_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1148 {
1149         if (IS_IMM8((imm))) {
1150                 *(cd->mcodeptr++) = 0x6b;
1151                 emit_reg((dreg),(reg));
1152                 emit_imm8((imm));
1153         } else {
1154                 *(cd->mcodeptr++) = 0x69;
1155                 emit_reg((dreg),(reg));
1156                 emit_imm32((imm));
1157         }
1158 }
1159
1160
1161 void emit_imul_imm_membase_reg(codegendata *cd, s4 imm, s4 basereg, s4 disp, s4 dreg)
1162 {
1163         if (IS_IMM8((imm))) {
1164                 *(cd->mcodeptr++) = 0x6b;
1165                 emit_membase(cd, (basereg),(disp),(dreg));
1166                 emit_imm8((imm));
1167         } else {
1168                 *(cd->mcodeptr++) = 0x69;
1169                 emit_membase(cd, (basereg),(disp),(dreg));
1170                 emit_imm32((imm));
1171         }
1172 }
1173
1174
1175 void emit_mul_reg(codegendata *cd, s4 reg)
1176 {
1177         *(cd->mcodeptr++) = 0xf7;
1178         emit_reg(4, reg);
1179 }
1180
1181
1182 void emit_mul_membase(codegendata *cd, s4 basereg, s4 disp)
1183 {
1184         *(cd->mcodeptr++) = 0xf7;
1185         emit_membase(cd, (basereg),(disp),4);
1186 }
1187
1188
1189 void emit_idiv_reg(codegendata *cd, s4 reg)
1190 {
1191         *(cd->mcodeptr++) = 0xf7;
1192         emit_reg(7,(reg));
1193 }
1194
1195
1196 void emit_ret(codegendata *cd)
1197 {
1198         *(cd->mcodeptr++) = 0xc3;
1199 }
1200
1201
1202
1203 /*
1204  * shift ops
1205  */
1206 void emit_shift_reg(codegendata *cd, s4 opc, s4 reg)
1207 {
1208         *(cd->mcodeptr++) = 0xd3;
1209         emit_reg((opc),(reg));
1210 }
1211
1212
1213 void emit_shift_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1214 {
1215         if ((imm) == 1) {
1216                 *(cd->mcodeptr++) = 0xd1;
1217                 emit_reg((opc),(dreg));
1218         } else {
1219                 *(cd->mcodeptr++) = 0xc1;
1220                 emit_reg((opc),(dreg));
1221                 emit_imm8((imm));
1222         }
1223 }
1224
1225
1226 void emit_shld_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1227 {
1228         *(cd->mcodeptr++) = 0x0f;
1229         *(cd->mcodeptr++) = 0xa5;
1230         emit_reg((reg),(dreg));
1231 }
1232
1233
1234 void emit_shld_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1235 {
1236         *(cd->mcodeptr++) = 0x0f;
1237         *(cd->mcodeptr++) = 0xa4;
1238         emit_reg((reg),(dreg));
1239         emit_imm8((imm));
1240 }
1241
1242
1243 void emit_shld_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1244 {
1245         *(cd->mcodeptr++) = 0x0f;
1246         *(cd->mcodeptr++) = 0xa5;
1247         emit_membase(cd, (basereg),(disp),(reg));
1248 }
1249
1250
1251 void emit_shrd_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1252 {
1253         *(cd->mcodeptr++) = 0x0f;
1254         *(cd->mcodeptr++) = 0xad;
1255         emit_reg((reg),(dreg));
1256 }
1257
1258
1259 void emit_shrd_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1260 {
1261         *(cd->mcodeptr++) = 0x0f;
1262         *(cd->mcodeptr++) = 0xac;
1263         emit_reg((reg),(dreg));
1264         emit_imm8((imm));
1265 }
1266
1267
1268 void emit_shrd_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1269 {
1270         *(cd->mcodeptr++) = 0x0f;
1271         *(cd->mcodeptr++) = 0xad;
1272         emit_membase(cd, (basereg),(disp),(reg));
1273 }
1274
1275
1276
1277 /*
1278  * jump operations
1279  */
1280 void emit_jmp_imm(codegendata *cd, s4 imm)
1281 {
1282         *(cd->mcodeptr++) = 0xe9;
1283         emit_imm32((imm));
1284 }
1285
1286
1287 void emit_jmp_reg(codegendata *cd, s4 reg)
1288 {
1289         *(cd->mcodeptr++) = 0xff;
1290         emit_reg(4,(reg));
1291 }
1292
1293
1294 void emit_jcc(codegendata *cd, s4 opc, s4 imm)
1295 {
1296         *(cd->mcodeptr++) = 0x0f;
1297         *(cd->mcodeptr++) =  0x80 + (u1) (opc);
1298         emit_imm32((imm));
1299 }
1300
1301
1302
1303 /*
1304  * conditional set operations
1305  */
1306 void emit_setcc_reg(codegendata *cd, s4 opc, s4 reg)
1307 {
1308         *(cd->mcodeptr++) = 0x0f;
1309         *(cd->mcodeptr++) = 0x90 + (u1) (opc);
1310         emit_reg(0,(reg));
1311 }
1312
1313
1314 void emit_setcc_membase(codegendata *cd, s4 opc, s4 basereg, s4 disp)
1315 {
1316         *(cd->mcodeptr++) = 0x0f;
1317         *(cd->mcodeptr++) =  0x90 + (u1) (opc);
1318         emit_membase(cd, (basereg),(disp),0);
1319 }
1320
1321
1322 void emit_xadd_reg_mem(codegendata *cd, s4 reg, s4 mem)
1323 {
1324         *(cd->mcodeptr++) = 0x0f;
1325         *(cd->mcodeptr++) = 0xc1;
1326         emit_mem((reg),(mem));
1327 }
1328
1329
1330 void emit_neg_reg(codegendata *cd, s4 reg)
1331 {
1332         *(cd->mcodeptr++) = 0xf7;
1333         emit_reg(3,(reg));
1334 }
1335
1336
1337
1338 void emit_push_imm(codegendata *cd, s4 imm)
1339 {
1340         *(cd->mcodeptr++) = 0x68;
1341         emit_imm32((imm));
1342 }
1343
1344
1345 void emit_pop_reg(codegendata *cd, s4 reg)
1346 {
1347         *(cd->mcodeptr++) = 0x58 + (0x07 & (u1) (reg));
1348 }
1349
1350
1351 void emit_push_reg(codegendata *cd, s4 reg)
1352 {
1353         *(cd->mcodeptr++) = 0x50 + (0x07 & (u1) (reg));
1354 }
1355
1356
1357 void emit_nop(codegendata *cd)
1358 {
1359         *(cd->mcodeptr++) = 0x90;
1360 }
1361
1362
1363 void emit_lock(codegendata *cd)
1364 {
1365         *(cd->mcodeptr++) = 0xf0;
1366 }
1367
1368
1369 /*
1370  * call instructions
1371  */
1372 void emit_call_reg(codegendata *cd, s4 reg)
1373 {
1374         *(cd->mcodeptr++) = 0xff;
1375         emit_reg(2,(reg));
1376 }
1377
1378
1379 void emit_call_imm(codegendata *cd, s4 imm)
1380 {
1381         *(cd->mcodeptr++) = 0xe8;
1382         emit_imm32((imm));
1383 }
1384
1385
1386
1387 /*
1388  * floating point instructions
1389  */
1390 void emit_fld1(codegendata *cd)
1391 {
1392         *(cd->mcodeptr++) = 0xd9;
1393         *(cd->mcodeptr++) = 0xe8;
1394 }
1395
1396
1397 void emit_fldz(codegendata *cd)
1398 {
1399         *(cd->mcodeptr++) = 0xd9;
1400         *(cd->mcodeptr++) = 0xee;
1401 }
1402
1403
1404 void emit_fld_reg(codegendata *cd, s4 reg)
1405 {
1406         *(cd->mcodeptr++) = 0xd9;
1407         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1408 }
1409
1410
1411 void emit_flds_membase(codegendata *cd, s4 basereg, s4 disp)
1412 {
1413         *(cd->mcodeptr++) = 0xd9;
1414         emit_membase(cd, (basereg),(disp),0);
1415 }
1416
1417
1418 void emit_flds_membase32(codegendata *cd, s4 basereg, s4 disp)
1419 {
1420         *(cd->mcodeptr++) = 0xd9;
1421         emit_membase32(cd, (basereg),(disp),0);
1422 }
1423
1424
1425 void emit_fldl_membase(codegendata *cd, s4 basereg, s4 disp)
1426 {
1427         *(cd->mcodeptr++) = 0xdd;
1428         emit_membase(cd, (basereg),(disp),0);
1429 }
1430
1431
1432 void emit_fldl_membase32(codegendata *cd, s4 basereg, s4 disp)
1433 {
1434         *(cd->mcodeptr++) = 0xdd;
1435         emit_membase32(cd, (basereg),(disp),0);
1436 }
1437
1438
1439 void emit_fldt_membase(codegendata *cd, s4 basereg, s4 disp)
1440 {
1441         *(cd->mcodeptr++) = 0xdb;
1442         emit_membase(cd, (basereg),(disp),5);
1443 }
1444
1445
1446 void emit_flds_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1447 {
1448         *(cd->mcodeptr++) = 0xd9;
1449         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1450 }
1451
1452
1453 void emit_fldl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1454 {
1455         *(cd->mcodeptr++) = 0xdd;
1456         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1457 }
1458
1459
1460 void emit_flds_mem(codegendata *cd, s4 mem)
1461 {
1462         *(cd->mcodeptr++) = 0xd9;
1463         emit_mem(0,(mem));
1464 }
1465
1466
1467 void emit_fldl_mem(codegendata *cd, s4 mem)
1468 {
1469         *(cd->mcodeptr++) = 0xdd;
1470         emit_mem(0,(mem));
1471 }
1472
1473
1474 void emit_fildl_membase(codegendata *cd, s4 basereg, s4 disp)
1475 {
1476         *(cd->mcodeptr++) = 0xdb;
1477         emit_membase(cd, (basereg),(disp),0);
1478 }
1479
1480
1481 void emit_fildll_membase(codegendata *cd, s4 basereg, s4 disp)
1482 {
1483         *(cd->mcodeptr++) = 0xdf;
1484         emit_membase(cd, (basereg),(disp),5);
1485 }
1486
1487
1488 void emit_fst_reg(codegendata *cd, s4 reg)
1489 {
1490         *(cd->mcodeptr++) = 0xdd;
1491         *(cd->mcodeptr++) = 0xd0 + (0x07 & (u1) (reg));
1492 }
1493
1494
1495 void emit_fsts_membase(codegendata *cd, s4 basereg, s4 disp)
1496 {
1497         *(cd->mcodeptr++) = 0xd9;
1498         emit_membase(cd, (basereg),(disp),2);
1499 }
1500
1501
1502 void emit_fstl_membase(codegendata *cd, s4 basereg, s4 disp)
1503 {
1504         *(cd->mcodeptr++) = 0xdd;
1505         emit_membase(cd, (basereg),(disp),2);
1506 }
1507
1508
1509 void emit_fsts_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1510 {
1511         *(cd->mcodeptr++) = 0xd9;
1512         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1513 }
1514
1515
1516 void emit_fstl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1517 {
1518         *(cd->mcodeptr++) = 0xdd;
1519         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1520 }
1521
1522
1523 void emit_fstp_reg(codegendata *cd, s4 reg)
1524 {
1525         *(cd->mcodeptr++) = 0xdd;
1526         *(cd->mcodeptr++) = 0xd8 + (0x07 & (u1) (reg));
1527 }
1528
1529
1530 void emit_fstps_membase(codegendata *cd, s4 basereg, s4 disp)
1531 {
1532         *(cd->mcodeptr++) = 0xd9;
1533         emit_membase(cd, (basereg),(disp),3);
1534 }
1535
1536
1537 void emit_fstps_membase32(codegendata *cd, s4 basereg, s4 disp)
1538 {
1539         *(cd->mcodeptr++) = 0xd9;
1540         emit_membase32(cd, (basereg),(disp),3);
1541 }
1542
1543
1544 void emit_fstpl_membase(codegendata *cd, s4 basereg, s4 disp)
1545 {
1546         *(cd->mcodeptr++) = 0xdd;
1547         emit_membase(cd, (basereg),(disp),3);
1548 }
1549
1550
1551 void emit_fstpl_membase32(codegendata *cd, s4 basereg, s4 disp)
1552 {
1553         *(cd->mcodeptr++) = 0xdd;
1554         emit_membase32(cd, (basereg),(disp),3);
1555 }
1556
1557
1558 void emit_fstpt_membase(codegendata *cd, s4 basereg, s4 disp)
1559 {
1560         *(cd->mcodeptr++) = 0xdb;
1561         emit_membase(cd, (basereg),(disp),7);
1562 }
1563
1564
1565 void emit_fstps_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1566 {
1567         *(cd->mcodeptr++) = 0xd9;
1568         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1569 }
1570
1571
1572 void emit_fstpl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1573 {
1574         *(cd->mcodeptr++) = 0xdd;
1575         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1576 }
1577
1578
1579 void emit_fstps_mem(codegendata *cd, s4 mem)
1580 {
1581         *(cd->mcodeptr++) = 0xd9;
1582         emit_mem(3,(mem));
1583 }
1584
1585
1586 void emit_fstpl_mem(codegendata *cd, s4 mem)
1587 {
1588         *(cd->mcodeptr++) = 0xdd;
1589         emit_mem(3,(mem));
1590 }
1591
1592
1593 void emit_fistl_membase(codegendata *cd, s4 basereg, s4 disp)
1594 {
1595         *(cd->mcodeptr++) = 0xdb;
1596         emit_membase(cd, (basereg),(disp),2);
1597 }
1598
1599
1600 void emit_fistpl_membase(codegendata *cd, s4 basereg, s4 disp)
1601 {
1602         *(cd->mcodeptr++) = 0xdb;
1603         emit_membase(cd, (basereg),(disp),3);
1604 }
1605
1606
1607 void emit_fistpll_membase(codegendata *cd, s4 basereg, s4 disp)
1608 {
1609         *(cd->mcodeptr++) = 0xdf;
1610         emit_membase(cd, (basereg),(disp),7);
1611 }
1612
1613
1614 void emit_fchs(codegendata *cd)
1615 {
1616         *(cd->mcodeptr++) = 0xd9;
1617         *(cd->mcodeptr++) = 0xe0;
1618 }
1619
1620
1621 void emit_faddp(codegendata *cd)
1622 {
1623         *(cd->mcodeptr++) = 0xde;
1624         *(cd->mcodeptr++) = 0xc1;
1625 }
1626
1627
1628 void emit_fadd_reg_st(codegendata *cd, s4 reg)
1629 {
1630         *(cd->mcodeptr++) = 0xd8;
1631         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1632 }
1633
1634
1635 void emit_fadd_st_reg(codegendata *cd, s4 reg)
1636 {
1637         *(cd->mcodeptr++) = 0xdc;
1638         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1639 }
1640
1641
1642 void emit_faddp_st_reg(codegendata *cd, s4 reg)
1643 {
1644         *(cd->mcodeptr++) = 0xde;
1645         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1646 }
1647
1648
1649 void emit_fadds_membase(codegendata *cd, s4 basereg, s4 disp)
1650 {
1651         *(cd->mcodeptr++) = 0xd8;
1652         emit_membase(cd, (basereg),(disp),0);
1653 }
1654
1655
1656 void emit_faddl_membase(codegendata *cd, s4 basereg, s4 disp)
1657 {
1658         *(cd->mcodeptr++) = 0xdc;
1659         emit_membase(cd, (basereg),(disp),0);
1660 }
1661
1662
1663 void emit_fsub_reg_st(codegendata *cd, s4 reg)
1664 {
1665         *(cd->mcodeptr++) = 0xd8;
1666         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1667 }
1668
1669
1670 void emit_fsub_st_reg(codegendata *cd, s4 reg)
1671 {
1672         *(cd->mcodeptr++) = 0xdc;
1673         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1674 }
1675
1676
1677 void emit_fsubp_st_reg(codegendata *cd, s4 reg)
1678 {
1679         *(cd->mcodeptr++) = 0xde;
1680         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1681 }
1682
1683
1684 void emit_fsubp(codegendata *cd)
1685 {
1686         *(cd->mcodeptr++) = 0xde;
1687         *(cd->mcodeptr++) = 0xe9;
1688 }
1689
1690
1691 void emit_fsubs_membase(codegendata *cd, s4 basereg, s4 disp)
1692 {
1693         *(cd->mcodeptr++) = 0xd8;
1694         emit_membase(cd, (basereg),(disp),4);
1695 }
1696
1697
1698 void emit_fsubl_membase(codegendata *cd, s4 basereg, s4 disp)
1699 {
1700         *(cd->mcodeptr++) = 0xdc;
1701         emit_membase(cd, (basereg),(disp),4);
1702 }
1703
1704
1705 void emit_fmul_reg_st(codegendata *cd, s4 reg)
1706 {
1707         *(cd->mcodeptr++) = 0xd8;
1708         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1709 }
1710
1711
1712 void emit_fmul_st_reg(codegendata *cd, s4 reg)
1713 {
1714         *(cd->mcodeptr++) = 0xdc;
1715         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1716 }
1717
1718
1719 void emit_fmulp(codegendata *cd)
1720 {
1721         *(cd->mcodeptr++) = 0xde;
1722         *(cd->mcodeptr++) = 0xc9;
1723 }
1724
1725
1726 void emit_fmulp_st_reg(codegendata *cd, s4 reg)
1727 {
1728         *(cd->mcodeptr++) = 0xde;
1729         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1730 }
1731
1732
1733 void emit_fmuls_membase(codegendata *cd, s4 basereg, s4 disp)
1734 {
1735         *(cd->mcodeptr++) = 0xd8;
1736         emit_membase(cd, (basereg),(disp),1);
1737 }
1738
1739
1740 void emit_fmull_membase(codegendata *cd, s4 basereg, s4 disp)
1741 {
1742         *(cd->mcodeptr++) = 0xdc;
1743         emit_membase(cd, (basereg),(disp),1);
1744 }
1745
1746
1747 void emit_fdiv_reg_st(codegendata *cd, s4 reg)
1748 {
1749         *(cd->mcodeptr++) = 0xd8;
1750         *(cd->mcodeptr++) = 0xf0 + (0x07 & (u1) (reg));
1751 }
1752
1753
1754 void emit_fdiv_st_reg(codegendata *cd, s4 reg)
1755 {
1756         *(cd->mcodeptr++) = 0xdc;
1757         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1758 }
1759
1760
1761 void emit_fdivp(codegendata *cd)
1762 {
1763         *(cd->mcodeptr++) = 0xde;
1764         *(cd->mcodeptr++) = 0xf9;
1765 }
1766
1767
1768 void emit_fdivp_st_reg(codegendata *cd, s4 reg)
1769 {
1770         *(cd->mcodeptr++) = 0xde;
1771         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1772 }
1773
1774
1775 void emit_fxch(codegendata *cd)
1776 {
1777         *(cd->mcodeptr++) = 0xd9;
1778         *(cd->mcodeptr++) = 0xc9;
1779 }
1780
1781
1782 void emit_fxch_reg(codegendata *cd, s4 reg)
1783 {
1784         *(cd->mcodeptr++) = 0xd9;
1785         *(cd->mcodeptr++) = 0xc8 + (0x07 & (reg));
1786 }
1787
1788
1789 void emit_fprem(codegendata *cd)
1790 {
1791         *(cd->mcodeptr++) = 0xd9;
1792         *(cd->mcodeptr++) = 0xf8;
1793 }
1794
1795
1796 void emit_fprem1(codegendata *cd)
1797 {
1798         *(cd->mcodeptr++) = 0xd9;
1799         *(cd->mcodeptr++) = 0xf5;
1800 }
1801
1802
1803 void emit_fucom(codegendata *cd)
1804 {
1805         *(cd->mcodeptr++) = 0xdd;
1806         *(cd->mcodeptr++) = 0xe1;
1807 }
1808
1809
1810 void emit_fucom_reg(codegendata *cd, s4 reg)
1811 {
1812         *(cd->mcodeptr++) = 0xdd;
1813         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1814 }
1815
1816
1817 void emit_fucomp_reg(codegendata *cd, s4 reg)
1818 {
1819         *(cd->mcodeptr++) = 0xdd;
1820         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1821 }
1822
1823
1824 void emit_fucompp(codegendata *cd)
1825 {
1826         *(cd->mcodeptr++) = 0xda;
1827         *(cd->mcodeptr++) = 0xe9;
1828 }
1829
1830
1831 void emit_fnstsw(codegendata *cd)
1832 {
1833         *(cd->mcodeptr++) = 0xdf;
1834         *(cd->mcodeptr++) = 0xe0;
1835 }
1836
1837
1838 void emit_sahf(codegendata *cd)
1839 {
1840         *(cd->mcodeptr++) = 0x9e;
1841 }
1842
1843
1844 void emit_finit(codegendata *cd)
1845 {
1846         *(cd->mcodeptr++) = 0x9b;
1847         *(cd->mcodeptr++) = 0xdb;
1848         *(cd->mcodeptr++) = 0xe3;
1849 }
1850
1851
1852 void emit_fldcw_mem(codegendata *cd, s4 mem)
1853 {
1854         *(cd->mcodeptr++) = 0xd9;
1855         emit_mem(5,(mem));
1856 }
1857
1858
1859 void emit_fldcw_membase(codegendata *cd, s4 basereg, s4 disp)
1860 {
1861         *(cd->mcodeptr++) = 0xd9;
1862         emit_membase(cd, (basereg),(disp),5);
1863 }
1864
1865
1866 void emit_wait(codegendata *cd)
1867 {
1868         *(cd->mcodeptr++) = 0x9b;
1869 }
1870
1871
1872 void emit_ffree_reg(codegendata *cd, s4 reg)
1873 {
1874         *(cd->mcodeptr++) = 0xdd;
1875         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1876 }
1877
1878
1879 void emit_fdecstp(codegendata *cd)
1880 {
1881         *(cd->mcodeptr++) = 0xd9;
1882         *(cd->mcodeptr++) = 0xf6;
1883 }
1884
1885
1886 void emit_fincstp(codegendata *cd)
1887 {
1888         *(cd->mcodeptr++) = 0xd9;
1889         *(cd->mcodeptr++) = 0xf7;
1890 }
1891
1892
1893 /*
1894  * These are local overrides for various environment variables in Emacs.
1895  * Please do not remove this and leave it at the end of the file, where
1896  * Emacs will automagically detect them.
1897  * ---------------------------------------------------------------------
1898  * Local variables:
1899  * mode: c
1900  * indent-tabs-mode: t
1901  * c-basic-offset: 4
1902  * tab-width: 4
1903  * End:
1904  */