src/vm/jit/i386/emit.c

   1 /* src/vm/jit/i386/emit.c - i386 code emitter functions
   2
   3    Copyright (C) 1996-2005, 2006, 2007, 2008
   4    CACAOVM - Verein zur Foerderung der freien virtuellen Maschine CACAO
   5
   6    This file is part of CACAO.
   7
   8    This program is free software; you can redistribute it and/or
   9    modify it under the terms of the GNU General Public License as
  10    published by the Free Software Foundation; either version 2, or (at
  11    your option) any later version.
  12
  13    This program is distributed in the hope that it will be useful, but
  14    WITHOUT ANY WARRANTY; without even the implied warranty of
  15    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16    General Public License for more details.
  17
  18    You should have received a copy of the GNU General Public License
  19    along with this program; if not, write to the Free Software
  20    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  21    02110-1301, USA.
  22
  23 */
  24
  25
  26 #include "config.h"
  27
  28 #include <assert.h>
  29
  30 #include "vm/types.h"
  31
  32 #include "vm/jit/i386/codegen.h"
  33 #include "vm/jit/i386/emit.h"
  34 #include "vm/jit/i386/md-abi.h"
  35
  36 #include "mm/memory.h"
  37
  38 #include "threads/lock-common.h"
  39
  40 #include "vm/exceptions.h"
  41
  42 #include "vm/jit/abi.h"
  43 #include "vm/jit/asmpart.h"
  44 #include "vm/jit/dseg.h"
  45 #include "vm/jit/emit-common.h"
  46 #include "vm/jit/jit.h"
  47 #include "vm/jit/patcher-common.h"
  48 #include "vm/jit/replace.h"
  49 #include "vm/jit/trace.h"
  50 #include "vm/jit/trap.h"
  51
  52 #include "vmcore/options.h"
  53 #include "vmcore/statistics.h"
  54
  55
  56 /* emit_load ******************************************************************
  57
  58    Emits a possible load of an operand.
  59
  60 *******************************************************************************/
  61
  62 inline s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
  63 {
  64         codegendata  *cd;
  65         s4            disp;
  66         s4            reg;
  67
  68         /* get required compiler data */
  69
  70         cd = jd->cd;
  71
  72         if (IS_INMEMORY(src->flags)) {
  73                 COUNT_SPILLS;
  74
  75                 disp = src->vv.regoff;
  76
  77                 switch (src->type) {
  78                 case TYPE_INT:
  79                 case TYPE_ADR:
  80                         M_ILD(tempreg, REG_SP, disp);
  81                         break;
  82                 case TYPE_LNG:
  83                         M_LLD(tempreg, REG_SP, disp);
  84                         break;
  85                 case TYPE_FLT:
  86                         M_FLD(tempreg, REG_SP, disp);
  87                         break;
  88                 case TYPE_DBL:
  89                         M_DLD(tempreg, REG_SP, disp);
  90                         break;
  91                 default:
  92                         vm_abort("emit_load: unknown type %d", src->type);
  93                 }
  94
  95                 reg = tempreg;
  96         }
  97         else
  98                 reg = src->vv.regoff;
  99
 100         return reg;
 101 }
 102
 103
 104 /* emit_load_low ************************************************************
 105
 106    Emits a possible load of the low 32-bits of an operand.
 107
 108 *******************************************************************************/
 109
 110 inline s4 emit_load_low(jitdata *jd, instruction *iptr, varinfo *src,s4 tempreg)
 111 {
 112         codegendata  *cd;
 113         s4            disp;
 114         s4            reg;
 115
 116         assert(src->type == TYPE_LNG);
 117
 118         /* get required compiler data */
 119
 120         cd = jd->cd;
 121
 122
 123         if (IS_INMEMORY(src->flags)) {
 124                 COUNT_SPILLS;
 125
 126                 disp = src->vv.regoff;
 127
 128                 M_ILD(tempreg, REG_SP, disp);
 129
 130                 reg = tempreg;
 131         }
 132         else
 133                 reg = GET_LOW_REG(src->vv.regoff);
 134
 135         return reg;
 136 }
 137
 138
 139 /* emit_load_high ***********************************************************
 140
 141    Emits a possible load of the high 32-bits of an operand.
 142
 143 *******************************************************************************/
 144
 145 inline s4 emit_load_high(jitdata *jd, instruction *iptr,varinfo *src,s4 tempreg)
 146 {
 147         codegendata  *cd;
 148         s4            disp;
 149         s4            reg;
 150
 151         /* get required compiler data */
 152
 153         assert(src->type == TYPE_LNG);
 154
 155         cd = jd->cd;
 156
 157         if (IS_INMEMORY(src->flags)) {
 158                 COUNT_SPILLS;
 159
 160                 disp = src->vv.regoff;
 161
 162                 M_ILD(tempreg, REG_SP, disp + 4);
 163
 164                 reg = tempreg;
 165         }
 166         else
 167                 reg = GET_HIGH_REG(src->vv.regoff);
 168
 169         return reg;
 170 }
 171
 172
 173 /* emit_store ******************************************************************
 174
 175    Emits a possible store of the destination operand.
 176
 177 *******************************************************************************/
 178
 179 inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 180 {
 181         codegendata  *cd;
 182         s4            disp;
 183
 184         /* get required compiler data */
 185
 186         cd = jd->cd;
 187
 188         if (IS_INMEMORY(dst->flags)) {
 189                 COUNT_SPILLS;
 190
 191                 disp = dst->vv.regoff;
 192
 193                 switch (dst->type) {
 194                 case TYPE_INT:
 195                 case TYPE_ADR:
 196                         M_IST(d, REG_SP, disp);
 197                         break;
 198                 case TYPE_LNG:
 199                         M_LST(d, REG_SP, disp);
 200                         break;
 201                 case TYPE_FLT:
 202                         M_FST(d, REG_SP, disp);
 203                         break;
 204                 case TYPE_DBL:
 205                         M_DST(d, REG_SP, disp);
 206                         break;
 207                 default:
 208                         vm_abort("emit_store: unknown type %d", dst->type);
 209                 }
 210         }
 211 }
 212
 213
 214 /* emit_store_low **************************************************************
 215
 216    Emits a possible store of the low 32-bits of the destination
 217    operand.
 218
 219 *******************************************************************************/
 220
 221 inline void emit_store_low(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 222 {
 223         codegendata  *cd;
 224
 225         assert(dst->type == TYPE_LNG);
 226
 227         /* get required compiler data */
 228
 229         cd = jd->cd;
 230
 231         if (IS_INMEMORY(dst->flags)) {
 232                 COUNT_SPILLS;
 233                 M_IST(GET_LOW_REG(d), REG_SP, dst->vv.regoff);
 234         }
 235 }
 236
 237
 238 /* emit_store_high *************************************************************
 239
 240    Emits a possible store of the high 32-bits of the destination
 241    operand.
 242
 243 *******************************************************************************/
 244
 245 inline void emit_store_high(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 246 {
 247         codegendata  *cd;
 248
 249         assert(dst->type == TYPE_LNG);
 250
 251         /* get required compiler data */
 252
 253         cd = jd->cd;
 254
 255         if (IS_INMEMORY(dst->flags)) {
 256                 COUNT_SPILLS;
 257                 M_IST(GET_HIGH_REG(d), REG_SP, dst->vv.regoff + 4);
 258         }
 259 }
 260
 261
 262 /* emit_copy *******************************************************************
 263
 264    Generates a register/memory to register/memory copy.
 265
 266 *******************************************************************************/
 267
 268 void emit_copy(jitdata *jd, instruction *iptr)
 269 {
 270         codegendata *cd;
 271         varinfo     *src;
 272         varinfo     *dst;
 273         s4           s1, d;
 274
 275         /* get required compiler data */
 276
 277         cd = jd->cd;
 278
 279         /* get source and destination variables */
 280
 281         src = VAROP(iptr->s1);
 282         dst = VAROP(iptr->dst);
 283
 284         if ((src->vv.regoff != dst->vv.regoff) ||
 285                 ((src->flags ^ dst->flags) & INMEMORY)) {
 286
 287                 if ((src->type == TYPE_RET) || (dst->type == TYPE_RET)) {
 288                         /* emit nothing, as the value won't be used anyway */
 289                         return;
 290                 }
 291
 292                 /* If one of the variables resides in memory, we can eliminate
 293                    the register move from/to the temporary register with the
 294                    order of getting the destination register and the load. */
 295
 296                 if (IS_INMEMORY(src->flags)) {
 297                         if (IS_LNG_TYPE(src->type))
 298                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP12_PACKED);
 299                         else
 300                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP1);
 301
 302                         s1 = emit_load(jd, iptr, src, d);
 303                 }
 304                 else {
 305                         if (IS_LNG_TYPE(src->type))
 306                                 s1 = emit_load(jd, iptr, src, REG_ITMP12_PACKED);
 307                         else
 308                                 s1 = emit_load(jd, iptr, src, REG_ITMP1);
 309
 310                         d = codegen_reg_of_var(iptr->opc, dst, s1);
 311                 }
 312
 313                 if (s1 != d) {
 314                         switch (src->type) {
 315                         case TYPE_INT:
 316                         case TYPE_ADR:
 317                                 M_MOV(s1, d);
 318                                 break;
 319                         case TYPE_LNG:
 320                                 M_LNGMOVE(s1, d);
 321                                 break;
 322                         case TYPE_FLT:
 323                         case TYPE_DBL:
 324 /*                              M_FMOV(s1, d); */
 325                                 break;
 326                         default:
 327                                 vm_abort("emit_copy: unknown type %d", src->type);
 328                         }
 329                 }
 330
 331                 emit_store(jd, iptr, dst, d);
 332         }
 333 }
 334
 335
 336 /* emit_branch *****************************************************************
 337
 338    Emits the code for conditional and unconditional branchs.
 339
 340 *******************************************************************************/
 341
 342 void emit_branch(codegendata *cd, s4 disp, s4 condition, s4 reg, u4 options)
 343 {
 344         s4 branchdisp;
 345
 346         /* ATTENTION: a displacement overflow cannot happen */
 347
 348         /* check which branch to generate */
 349
 350         if (condition == BRANCH_UNCONDITIONAL) {
 351
 352                 /* calculate the different displacements */
 353
 354                 branchdisp = disp - BRANCH_UNCONDITIONAL_SIZE;
 355
 356                 M_JMP_IMM(branchdisp);
 357         }
 358         else {
 359                 /* calculate the different displacements */
 360
 361                 branchdisp = disp - BRANCH_CONDITIONAL_SIZE;
 362
 363                 switch (condition) {
 364                 case BRANCH_EQ:
 365                         M_BEQ(branchdisp);
 366                         break;
 367                 case BRANCH_NE:
 368                         M_BNE(branchdisp);
 369                         break;
 370                 case BRANCH_LT:
 371                         M_BLT(branchdisp);
 372                         break;
 373                 case BRANCH_GE:
 374                         M_BGE(branchdisp);
 375                         break;
 376                 case BRANCH_GT:
 377                         M_BGT(branchdisp);
 378                         break;
 379                 case BRANCH_LE:
 380                         M_BLE(branchdisp);
 381                         break;
 382                 case BRANCH_ULT:
 383                         M_BB(branchdisp);
 384                         break;
 385                 case BRANCH_ULE:
 386                         M_BBE(branchdisp);
 387                         break;
 388                 case BRANCH_UGE:
 389                         M_BAE(branchdisp);
 390                         break;
 391                 case BRANCH_UGT:
 392                         M_BA(branchdisp);
 393                         break;
 394                 default:
 395                         vm_abort("emit_branch: unknown condition %d", condition);
 396                 }
 397         }
 398 }
 399
 400
 401 /* emit_arithmetic_check *******************************************************
 402
 403    Emit an ArithmeticException check.
 404
 405 *******************************************************************************/
 406
 407 void emit_arithmetic_check(codegendata *cd, instruction *iptr, s4 reg)
 408 {
 409         if (INSTRUCTION_MUST_CHECK(iptr)) {
 410                 M_TEST(reg);
 411                 M_BNE(6);
 412                 M_ALD_MEM(reg, TRAP_ArithmeticException);
 413         }
 414 }
 415
 416
 417 /* emit_arrayindexoutofbounds_check ********************************************
 418
 419    Emit a ArrayIndexOutOfBoundsException check.
 420
 421 *******************************************************************************/
 422
 423 void emit_arrayindexoutofbounds_check(codegendata *cd, instruction *iptr, s4 s1, s4 s2)
 424 {
 425         if (INSTRUCTION_MUST_CHECK(iptr)) {
 426         M_ILD(REG_ITMP3, s1, OFFSET(java_array_t, size));
 427         M_CMP(REG_ITMP3, s2);
 428         M_BB(6);
 429                 M_ALD_MEM(s2, TRAP_ArrayIndexOutOfBoundsException);
 430         }
 431 }
 432
 433
 434 /* emit_arraystore_check *******************************************************
 435
 436    Emit an ArrayStoreException check.
 437
 438 *******************************************************************************/
 439
 440 void emit_arraystore_check(codegendata *cd, instruction *iptr)
 441 {
 442         if (INSTRUCTION_MUST_CHECK(iptr)) {
 443                 M_TEST(REG_RESULT);
 444                 M_BNE(6);
 445                 M_ALD_MEM(REG_RESULT, TRAP_ArrayStoreException);
 446         }
 447 }
 448
 449
 450 /* emit_classcast_check ********************************************************
 451
 452    Emit a ClassCastException check.
 453
 454 *******************************************************************************/
 455
 456 void emit_classcast_check(codegendata *cd, instruction *iptr, s4 condition, s4 reg, s4 s1)
 457 {
 458         if (INSTRUCTION_MUST_CHECK(iptr)) {
 459                 switch (condition) {
 460                 case BRANCH_LE:
 461                         M_BGT(6);
 462                         break;
 463                 case BRANCH_EQ:
 464                         M_BNE(6);
 465                         break;
 466                 case BRANCH_ULE:
 467                         M_BBE(6);
 468                         break;
 469                 default:
 470                         vm_abort("emit_classcast_check: unknown condition %d", condition);
 471                 }
 472                 M_ALD_MEM(s1, TRAP_ClassCastException);
 473         }
 474 }
 475
 476
 477 /* emit_nullpointer_check ******************************************************
 478
 479    Emit a NullPointerException check.
 480
 481 *******************************************************************************/
 482
 483 void emit_nullpointer_check(codegendata *cd, instruction *iptr, s4 reg)
 484 {
 485         if (INSTRUCTION_MUST_CHECK(iptr)) {
 486                 M_TEST(reg);
 487                 M_BNE(6);
 488                 M_ALD_MEM(reg, TRAP_NullPointerException);
 489         }
 490 }
 491
 492
 493 /* emit_exception_check ********************************************************
 494
 495    Emit an Exception check.
 496
 497 *******************************************************************************/
 498
 499 void emit_exception_check(codegendata *cd, instruction *iptr)
 500 {
 501         if (INSTRUCTION_MUST_CHECK(iptr)) {
 502                 M_TEST(REG_RESULT);
 503                 M_BNE(6);
 504                 M_ALD_MEM(REG_RESULT, TRAP_CHECK_EXCEPTION);
 505         }
 506 }
 507
 508
 509 /* emit_trap_compiler **********************************************************
 510
 511    Emit a trap instruction which calls the JIT compiler.
 512
 513 *******************************************************************************/
 514
 515 void emit_trap_compiler(codegendata *cd)
 516 {
 517         M_ALD_MEM(REG_METHODPTR, TRAP_COMPILER);
 518 }
 519
 520
 521 /* emit_trap *******************************************************************
 522
 523    Emit a trap instruction and return the original machine code.
 524
 525 *******************************************************************************/
 526
 527 uint32_t emit_trap(codegendata *cd)
 528 {
 529         uint16_t mcode;
 530
 531         /* Get machine code which is patched back in later. The
 532            trap is 2 bytes long. */
 533
 534         mcode = *((uint16_t *) cd->mcodeptr);
 535
 536 #if 0
 537         /* XXX this breaks GDB, so we disable it for now */
 538         *(cd->mcodeptr++) = 0xcc;
 539         M_INT3;
 540 #else
 541         M_UD2;
 542 #endif
 543
 544         return (uint32_t) mcode;
 545 }
 546
 547
 548 /* emit_verbosecall_enter ******************************************************
 549
 550    Generates the code for the call trace.
 551
 552 *******************************************************************************/
 553
 554 #if !defined(NDEBUG)
 555 void emit_verbosecall_enter(jitdata *jd)
 556 {
 557         methodinfo   *m;
 558         codeinfo     *code;
 559         codegendata  *cd;
 560         registerdata *rd;
 561         methoddesc   *md;
 562         int32_t       stackframesize;
 563         int           i;
 564         int           align_off;             /* offset for alignment compensation */
 565
 566         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 567                 return;
 568
 569         /* get required compiler data */
 570
 571         m    = jd->m;
 572         code = jd->code;
 573         cd   = jd->cd;
 574         rd   = jd->rd;
 575
 576         md = m->parseddesc;
 577
 578         /* mark trace code */
 579
 580         M_NOP;
 581
 582         /* keep stack 16-byte aligned */
 583
 584         stackframesize = 2 + TMP_CNT;
 585         ALIGN_2(stackframesize);
 586
 587         M_ASUB_IMM(stackframesize * 8, REG_SP);
 588
 589         /* save temporary registers for leaf methods */
 590
 591         if (code_is_leafmethod(code)) {
 592                 for (i = 0; i < INT_TMP_CNT; i++)
 593                         M_IST(rd->tmpintregs[i], REG_SP, (2 + i) * 8);
 594         }
 595
 596         /* no argument registers to save */
 597
 598         align_off = cd->stackframesize ? 4 : 0;
 599         M_AST_IMM(m, REG_SP, 0 * 4);
 600         M_AST_IMM(0, REG_SP, 1 * 4);
 601         M_AST(REG_SP, REG_SP, 2 * 4);
 602         M_IADD_IMM_MEMBASE(stackframesize * 8 + cd->stackframesize * 8 + 4 + align_off, REG_SP, 2 * 4);
 603         M_MOV_IMM(trace_java_call_enter, REG_ITMP1);
 604         M_CALL(REG_ITMP1);
 605
 606         /* no argument registers to restore */
 607
 608         /* restore temporary registers for leaf methods */
 609
 610         if (code_is_leafmethod(code)) {
 611                 for (i = 0; i < INT_TMP_CNT; i++)
 612                         M_ILD(rd->tmpintregs[i], REG_SP, (2 + i) * 8);
 613         }
 614
 615         M_AADD_IMM(stackframesize * 8, REG_SP);
 616
 617         /* mark trace code */
 618
 619         M_NOP;
 620 }
 621 #endif /* !defined(NDEBUG) */
 622
 623
 624 /* emit_verbosecall_exit *******************************************************
 625
 626    Generates the code for the call trace.
 627
 628 *******************************************************************************/
 629
 630 #if !defined(NDEBUG)
 631 void emit_verbosecall_exit(jitdata *jd)
 632 {
 633         methodinfo   *m;
 634         codegendata  *cd;
 635         registerdata *rd;
 636         methoddesc   *md;
 637
 638         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 639                 return;
 640
 641         /* get required compiler data */
 642
 643         m  = jd->m;
 644         cd = jd->cd;
 645         rd = jd->rd;
 646
 647         md = m->parseddesc;
 648
 649         /* mark trace code */
 650
 651         M_NOP;
 652
 653         /* keep stack 16-byte aligned */
 654
 655         M_ASUB_IMM(4 + 4 + 8, REG_SP);
 656
 657         /* save return value */
 658
 659         switch (md->returntype.type) {
 660         case TYPE_ADR:
 661         case TYPE_INT:
 662                 M_IST(REG_RESULT, REG_SP, 2 * 4);
 663                 break;
 664         case TYPE_LNG:
 665                 M_LST(REG_RESULT_PACKED, REG_SP, 2 * 4);
 666                 break;
 667         case TYPE_FLT:
 668                 M_FSTNP(REG_NULL, REG_SP, 2 * 4);
 669                 break;
 670         case TYPE_DBL:
 671                 M_DSTNP(REG_NULL, REG_SP, 2 * 4);
 672                 break;
 673         }
 674
 675         M_AST_IMM(m, REG_SP, 0 * 4);
 676         M_AST(REG_SP, REG_SP, 1 * 4);
 677         M_IADD_IMM_MEMBASE(2 * 4, REG_SP, 1 * 4);
 678         M_MOV_IMM(trace_java_call_exit, REG_ITMP1);
 679         M_CALL(REG_ITMP1);
 680
 681         /* restore return value */
 682
 683         switch (md->returntype.type) {
 684         case TYPE_ADR:
 685         case TYPE_INT:
 686                 M_ILD(REG_RESULT, REG_SP, 2 * 4);
 687                 break;
 688         case TYPE_LNG:
 689                 M_LLD(REG_RESULT_PACKED, REG_SP, 2 * 4);
 690                 break;
 691         }
 692
 693         M_AADD_IMM(4 + 4 + 8, REG_SP);
 694
 695         /* mark trace code */
 696
 697         M_NOP;
 698 }
 699 #endif /* !defined(NDEBUG) */
 700
 701
 702 /* code generation functions **************************************************/
 703
 704 static void emit_membase(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 705 {
 706         if (basereg == ESP) {
 707                 if (disp == 0) {
 708                         emit_address_byte(0, dreg, ESP);
 709                         emit_address_byte(0, ESP, ESP);
 710                 }
 711                 else if (IS_IMM8(disp)) {
 712                         emit_address_byte(1, dreg, ESP);
 713                         emit_address_byte(0, ESP, ESP);
 714                         emit_imm8(disp);
 715                 }
 716                 else {
 717                         emit_address_byte(2, dreg, ESP);
 718                         emit_address_byte(0, ESP, ESP);
 719                         emit_imm32(disp);
 720                 }
 721         }
 722         else if ((disp == 0) && (basereg != EBP)) {
 723                 emit_address_byte(0, dreg, basereg);
 724         }
 725         else if (IS_IMM8(disp)) {
 726                 emit_address_byte(1, dreg, basereg);
 727                 emit_imm8(disp);
 728         }
 729         else {
 730                 emit_address_byte(2, dreg, basereg);
 731                 emit_imm32(disp);
 732         }
 733 }
 734
 735
 736 static void emit_membase32(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 737 {
 738         if (basereg == ESP) {
 739                 emit_address_byte(2, dreg, ESP);
 740                 emit_address_byte(0, ESP, ESP);
 741                 emit_imm32(disp);
 742         }
 743         else {
 744                 emit_address_byte(2, dreg, basereg);
 745                 emit_imm32(disp);
 746         }
 747 }
 748
 749
 750 static void emit_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 751 {
 752         if (basereg == -1) {
 753                 emit_address_byte(0, reg, 4);
 754                 emit_address_byte(scale, indexreg, 5);
 755                 emit_imm32(disp);
 756         }
 757         else if ((disp == 0) && (basereg != EBP)) {
 758                 emit_address_byte(0, reg, 4);
 759                 emit_address_byte(scale, indexreg, basereg);
 760         }
 761         else if (IS_IMM8(disp)) {
 762                 emit_address_byte(1, reg, 4);
 763                 emit_address_byte(scale, indexreg, basereg);
 764                 emit_imm8(disp);
 765         }
 766         else {
 767                 emit_address_byte(2, reg, 4);
 768                 emit_address_byte(scale, indexreg, basereg);
 769                 emit_imm32(disp);
 770         }
 771 }
 772
 773
 774 /* low-level code emitter functions *******************************************/
 775
 776 void emit_mov_reg_reg(codegendata *cd, s4 reg, s4 dreg)
 777 {
 778         COUNT(count_mov_reg_reg);
 779         *(cd->mcodeptr++) = 0x89;
 780         emit_reg((reg),(dreg));
 781 }
 782
 783
 784 void emit_mov_imm_reg(codegendata *cd, s4 imm, s4 reg)
 785 {
 786         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
 787         emit_imm32((imm));
 788 }
 789
 790
 791 void emit_movb_imm_reg(codegendata *cd, s4 imm, s4 reg)
 792 {
 793         *(cd->mcodeptr++) = 0xc6;
 794         emit_reg(0,(reg));
 795         emit_imm8((imm));
 796 }
 797
 798
 799 void emit_mov_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 800 {
 801         COUNT(count_mov_mem_reg);
 802         *(cd->mcodeptr++) = 0x8b;
 803         emit_membase(cd, (basereg),(disp),(reg));
 804 }
 805
 806
 807 /*
 808  * this one is for INVOKEVIRTUAL/INVOKEINTERFACE to have a
 809  * constant membase immediate length of 32bit
 810  */
 811 void emit_mov_membase32_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 812 {
 813         COUNT(count_mov_mem_reg);
 814         *(cd->mcodeptr++) = 0x8b;
 815         emit_membase32(cd, (basereg),(disp),(reg));
 816 }
 817
 818
 819 void emit_mov_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 820 {
 821         COUNT(count_mov_reg_mem);
 822         *(cd->mcodeptr++) = 0x89;
 823         emit_membase(cd, (basereg),(disp),(reg));
 824 }
 825
 826
 827 void emit_mov_reg_membase32(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 828 {
 829         COUNT(count_mov_reg_mem);
 830         *(cd->mcodeptr++) = 0x89;
 831         emit_membase32(cd, (basereg),(disp),(reg));
 832 }
 833
 834
 835 void emit_mov_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 836 {
 837         COUNT(count_mov_mem_reg);
 838         *(cd->mcodeptr++) = 0x8b;
 839         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 840 }
 841
 842
 843 void emit_mov_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 844 {
 845         COUNT(count_mov_reg_mem);
 846         *(cd->mcodeptr++) = 0x89;
 847         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 848 }
 849
 850
 851 void emit_movw_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 852 {
 853         COUNT(count_mov_reg_mem);
 854         *(cd->mcodeptr++) = 0x66;
 855         *(cd->mcodeptr++) = 0x89;
 856         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 857 }
 858
 859
 860 void emit_movb_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 861 {
 862         COUNT(count_mov_reg_mem);
 863         *(cd->mcodeptr++) = 0x88;
 864         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 865 }
 866
 867
 868 void emit_mov_reg_mem(codegendata *cd, s4 reg, s4 mem)
 869 {
 870         COUNT(count_mov_reg_mem);
 871         *(cd->mcodeptr++) = 0x89;
 872         emit_mem((reg),(mem));
 873 }
 874
 875
 876 void emit_mov_mem_reg(codegendata *cd, s4 mem, s4 dreg)
 877 {
 878         COUNT(count_mov_mem_reg);
 879         *(cd->mcodeptr++) = 0x8b;
 880         emit_mem((dreg),(mem));
 881 }
 882
 883
 884 void emit_mov_imm_mem(codegendata *cd, s4 imm, s4 mem)
 885 {
 886         *(cd->mcodeptr++) = 0xc7;
 887         emit_mem(0, mem);
 888         emit_imm32(imm);
 889 }
 890
 891
 892 void emit_mov_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 893 {
 894         *(cd->mcodeptr++) = 0xc7;
 895         emit_membase(cd, (basereg),(disp),0);
 896         emit_imm32((imm));
 897 }
 898
 899
 900 void emit_mov_imm_membase32(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 901 {
 902         *(cd->mcodeptr++) = 0xc7;
 903         emit_membase32(cd, (basereg),(disp),0);
 904         emit_imm32((imm));
 905 }
 906
 907
 908 void emit_movb_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 909 {
 910         *(cd->mcodeptr++) = 0xc6;
 911         emit_membase(cd, (basereg),(disp),0);
 912         emit_imm8((imm));
 913 }
 914
 915
 916 void emit_movsbl_reg_reg(codegendata *cd, s4 a, s4 b)
 917 {
 918         assert(a < 4);                     /* Can only operate on al, bl, cl, dl. */
 919         *(cd->mcodeptr++) = 0x0f;
 920         *(cd->mcodeptr++) = 0xbe;
 921         emit_reg((b),(a));
 922 }
 923
 924
 925 void emit_movsbl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 926 {
 927         COUNT(count_mov_mem_reg);
 928         *(cd->mcodeptr++) = 0x0f;
 929         *(cd->mcodeptr++) = 0xbe;
 930         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 931 }
 932
 933
 934 void emit_movswl_reg_reg(codegendata *cd, s4 a, s4 b)
 935 {
 936         *(cd->mcodeptr++) = 0x0f;
 937         *(cd->mcodeptr++) = 0xbf;
 938         emit_reg((b),(a));
 939 }
 940
 941
 942 void emit_movswl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 943 {
 944         COUNT(count_mov_mem_reg);
 945         *(cd->mcodeptr++) = 0x0f;
 946         *(cd->mcodeptr++) = 0xbf;
 947         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 948 }
 949
 950
 951 void emit_movzbl_reg_reg(codegendata *cd, s4 a, s4 b)
 952 {
 953         assert(a < 4);                     /* Can only operate on al, bl, cl, dl. */
 954         *(cd->mcodeptr++) = 0x0f;
 955         *(cd->mcodeptr++) = 0xb6;
 956         emit_reg((b),(a));
 957 }
 958
 959
 960 void emit_movzwl_reg_reg(codegendata *cd, s4 a, s4 b)
 961 {
 962         *(cd->mcodeptr++) = 0x0f;
 963         *(cd->mcodeptr++) = 0xb7;
 964         emit_reg((b),(a));
 965 }
 966
 967
 968 void emit_movzwl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 969 {
 970         COUNT(count_mov_mem_reg);
 971         *(cd->mcodeptr++) = 0x0f;
 972         *(cd->mcodeptr++) = 0xb7;
 973         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 974 }
 975
 976
 977 void emit_mov_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 978 {
 979         *(cd->mcodeptr++) = 0xc7;
 980         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 981         emit_imm32((imm));
 982 }
 983
 984
 985 void emit_movw_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 986 {
 987         *(cd->mcodeptr++) = 0x66;
 988         *(cd->mcodeptr++) = 0xc7;
 989         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 990         emit_imm16((imm));
 991 }
 992
 993
 994 void emit_movb_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 995 {
 996         *(cd->mcodeptr++) = 0xc6;
 997         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 998         emit_imm8((imm));
 999 }
1000
1001
1002 /*
1003  * alu operations
1004  */
1005 void emit_alu_reg_reg(codegendata *cd, s4 opc, s4 reg, s4 dreg)
1006 {
1007         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
1008         emit_reg((reg),(dreg));
1009 }
1010
1011
1012 void emit_alu_reg_membase(codegendata *cd, s4 opc, s4 reg, s4 basereg, s4 disp)
1013 {
1014         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
1015         emit_membase(cd, (basereg),(disp),(reg));
1016 }
1017
1018
1019 void emit_alu_membase_reg(codegendata *cd, s4 opc, s4 basereg, s4 disp, s4 reg)
1020 {
1021         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 3;
1022         emit_membase(cd, (basereg),(disp),(reg));
1023 }
1024
1025
1026 void emit_alu_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1027 {
1028         if (IS_IMM8(imm)) {
1029                 *(cd->mcodeptr++) = 0x83;
1030                 emit_reg((opc),(dreg));
1031                 emit_imm8((imm));
1032         } else {
1033                 *(cd->mcodeptr++) = 0x81;
1034                 emit_reg((opc),(dreg));
1035                 emit_imm32((imm));
1036         }
1037 }
1038
1039
1040 void emit_alu_imm32_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1041 {
1042         *(cd->mcodeptr++) = 0x81;
1043         emit_reg((opc),(dreg));
1044         emit_imm32((imm));
1045 }
1046
1047
1048 void emit_alu_imm_membase(codegendata *cd, s4 opc, s4 imm, s4 basereg, s4 disp)
1049 {
1050         if (IS_IMM8(imm)) {
1051                 *(cd->mcodeptr++) = 0x83;
1052                 emit_membase(cd, (basereg),(disp),(opc));
1053                 emit_imm8((imm));
1054         } else {
1055                 *(cd->mcodeptr++) = 0x81;
1056                 emit_membase(cd, (basereg),(disp),(opc));
1057                 emit_imm32((imm));
1058         }
1059 }
1060
1061
1062 void emit_alu_imm_memabs(codegendata *cd, s4 opc, s4 imm, s4 disp)
1063 {
1064         if (IS_IMM8(imm)) {
1065                 *(cd->mcodeptr++) = 0x83;
1066                 emit_mem(opc, disp);
1067                 emit_imm8((imm));
1068         } else {
1069                 *(cd->mcodeptr++) = 0x81;
1070                 emit_mem(opc, disp);
1071                 emit_imm32((imm));
1072         }
1073 }
1074
1075
1076 void emit_test_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1077 {
1078         *(cd->mcodeptr++) = 0x85;
1079         emit_reg((reg),(dreg));
1080 }
1081
1082
1083 void emit_test_imm_reg(codegendata *cd, s4 imm, s4 reg)
1084 {
1085         *(cd->mcodeptr++) = 0xf7;
1086         emit_reg(0,(reg));
1087         emit_imm32((imm));
1088 }
1089
1090
1091
1092 /*
1093  * inc, dec operations
1094  */
1095 void emit_dec_mem(codegendata *cd, s4 mem)
1096 {
1097         *(cd->mcodeptr++) = 0xff;
1098         emit_mem(1,(mem));
1099 }
1100
1101
1102 void emit_imul_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1103 {
1104         *(cd->mcodeptr++) = 0x0f;
1105         *(cd->mcodeptr++) = 0xaf;
1106         emit_reg((dreg),(reg));
1107 }
1108
1109
1110 void emit_imul_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
1111 {
1112         *(cd->mcodeptr++) = 0x0f;
1113         *(cd->mcodeptr++) = 0xaf;
1114         emit_membase(cd, (basereg),(disp),(dreg));
1115 }
1116
1117
1118 void emit_imul_imm_reg(codegendata *cd, s4 imm, s4 dreg)
1119 {
1120         if (IS_IMM8((imm))) {
1121                 *(cd->mcodeptr++) = 0x6b;
1122                 emit_reg(0,(dreg));
1123                 emit_imm8((imm));
1124         } else {
1125                 *(cd->mcodeptr++) = 0x69;
1126                 emit_reg(0,(dreg));
1127                 emit_imm32((imm));
1128         }
1129 }
1130
1131
1132 void emit_imul_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1133 {
1134         if (IS_IMM8((imm))) {
1135                 *(cd->mcodeptr++) = 0x6b;
1136                 emit_reg((dreg),(reg));
1137                 emit_imm8((imm));
1138         } else {
1139                 *(cd->mcodeptr++) = 0x69;
1140                 emit_reg((dreg),(reg));
1141                 emit_imm32((imm));
1142         }
1143 }
1144
1145
1146 void emit_imul_imm_membase_reg(codegendata *cd, s4 imm, s4 basereg, s4 disp, s4 dreg)
1147 {
1148         if (IS_IMM8((imm))) {
1149                 *(cd->mcodeptr++) = 0x6b;
1150                 emit_membase(cd, (basereg),(disp),(dreg));
1151                 emit_imm8((imm));
1152         } else {
1153                 *(cd->mcodeptr++) = 0x69;
1154                 emit_membase(cd, (basereg),(disp),(dreg));
1155                 emit_imm32((imm));
1156         }
1157 }
1158
1159
1160 void emit_mul_reg(codegendata *cd, s4 reg)
1161 {
1162         *(cd->mcodeptr++) = 0xf7;
1163         emit_reg(4, reg);
1164 }
1165
1166
1167 void emit_mul_membase(codegendata *cd, s4 basereg, s4 disp)
1168 {
1169         *(cd->mcodeptr++) = 0xf7;
1170         emit_membase(cd, (basereg),(disp),4);
1171 }
1172
1173
1174 void emit_idiv_reg(codegendata *cd, s4 reg)
1175 {
1176         *(cd->mcodeptr++) = 0xf7;
1177         emit_reg(7,(reg));
1178 }
1179
1180
1181
1182 /*
1183  * shift ops
1184  */
1185 void emit_shift_reg(codegendata *cd, s4 opc, s4 reg)
1186 {
1187         *(cd->mcodeptr++) = 0xd3;
1188         emit_reg((opc),(reg));
1189 }
1190
1191
1192 void emit_shift_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1193 {
1194         if ((imm) == 1) {
1195                 *(cd->mcodeptr++) = 0xd1;
1196                 emit_reg((opc),(dreg));
1197         } else {
1198                 *(cd->mcodeptr++) = 0xc1;
1199                 emit_reg((opc),(dreg));
1200                 emit_imm8((imm));
1201         }
1202 }
1203
1204
1205 void emit_shld_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1206 {
1207         *(cd->mcodeptr++) = 0x0f;
1208         *(cd->mcodeptr++) = 0xa5;
1209         emit_reg((reg),(dreg));
1210 }
1211
1212
1213 void emit_shld_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1214 {
1215         *(cd->mcodeptr++) = 0x0f;
1216         *(cd->mcodeptr++) = 0xa4;
1217         emit_reg((reg),(dreg));
1218         emit_imm8((imm));
1219 }
1220
1221
1222 void emit_shld_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1223 {
1224         *(cd->mcodeptr++) = 0x0f;
1225         *(cd->mcodeptr++) = 0xa5;
1226         emit_membase(cd, (basereg),(disp),(reg));
1227 }
1228
1229
1230 void emit_shrd_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1231 {
1232         *(cd->mcodeptr++) = 0x0f;
1233         *(cd->mcodeptr++) = 0xad;
1234         emit_reg((reg),(dreg));
1235 }
1236
1237
1238 void emit_shrd_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1239 {
1240         *(cd->mcodeptr++) = 0x0f;
1241         *(cd->mcodeptr++) = 0xac;
1242         emit_reg((reg),(dreg));
1243         emit_imm8((imm));
1244 }
1245
1246
1247 void emit_shrd_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1248 {
1249         *(cd->mcodeptr++) = 0x0f;
1250         *(cd->mcodeptr++) = 0xad;
1251         emit_membase(cd, (basereg),(disp),(reg));
1252 }
1253
1254
1255
1256 /*
1257  * jump operations
1258  */
1259 void emit_jmp_imm(codegendata *cd, s4 imm)
1260 {
1261         *(cd->mcodeptr++) = 0xe9;
1262         emit_imm32((imm));
1263 }
1264
1265
1266 void emit_jmp_reg(codegendata *cd, s4 reg)
1267 {
1268         *(cd->mcodeptr++) = 0xff;
1269         emit_reg(4,(reg));
1270 }
1271
1272
1273 void emit_jcc(codegendata *cd, s4 opc, s4 imm)
1274 {
1275         *(cd->mcodeptr++) = 0x0f;
1276         *(cd->mcodeptr++) =  0x80 + (u1) (opc);
1277         emit_imm32((imm));
1278 }
1279
1280
1281
1282 /*
1283  * conditional set operations
1284  */
1285 void emit_setcc_reg(codegendata *cd, s4 opc, s4 reg)
1286 {
1287         *(cd->mcodeptr++) = 0x0f;
1288         *(cd->mcodeptr++) = 0x90 + (u1) (opc);
1289         emit_reg(0,(reg));
1290 }
1291
1292
1293 void emit_setcc_membase(codegendata *cd, s4 opc, s4 basereg, s4 disp)
1294 {
1295         *(cd->mcodeptr++) = 0x0f;
1296         *(cd->mcodeptr++) =  0x90 + (u1) (opc);
1297         emit_membase(cd, (basereg),(disp),0);
1298 }
1299
1300
1301 void emit_xadd_reg_mem(codegendata *cd, s4 reg, s4 mem)
1302 {
1303         *(cd->mcodeptr++) = 0x0f;
1304         *(cd->mcodeptr++) = 0xc1;
1305         emit_mem((reg),(mem));
1306 }
1307
1308
1309 void emit_neg_reg(codegendata *cd, s4 reg)
1310 {
1311         *(cd->mcodeptr++) = 0xf7;
1312         emit_reg(3,(reg));
1313 }
1314
1315
1316
1317 void emit_push_imm(codegendata *cd, s4 imm)
1318 {
1319         *(cd->mcodeptr++) = 0x68;
1320         emit_imm32((imm));
1321 }
1322
1323
1324 void emit_pop_reg(codegendata *cd, s4 reg)
1325 {
1326         *(cd->mcodeptr++) = 0x58 + (0x07 & (u1) (reg));
1327 }
1328
1329
1330 void emit_push_reg(codegendata *cd, s4 reg)
1331 {
1332         *(cd->mcodeptr++) = 0x50 + (0x07 & (u1) (reg));
1333 }
1334
1335
1336 void emit_lock(codegendata *cd)
1337 {
1338         *(cd->mcodeptr++) = 0xf0;
1339 }
1340
1341
1342 /*
1343  * call instructions
1344  */
1345 void emit_call_reg(codegendata *cd, s4 reg)
1346 {
1347         *(cd->mcodeptr++) = 0xff;
1348         emit_reg(2,(reg));
1349 }
1350
1351
1352 void emit_call_imm(codegendata *cd, s4 imm)
1353 {
1354         *(cd->mcodeptr++) = 0xe8;
1355         emit_imm32((imm));
1356 }
1357
1358
1359
1360 /*
1361  * floating point instructions
1362  */
1363 void emit_fld1(codegendata *cd)
1364 {
1365         *(cd->mcodeptr++) = 0xd9;
1366         *(cd->mcodeptr++) = 0xe8;
1367 }
1368
1369
1370 void emit_fldz(codegendata *cd)
1371 {
1372         *(cd->mcodeptr++) = 0xd9;
1373         *(cd->mcodeptr++) = 0xee;
1374 }
1375
1376
1377 void emit_fld_reg(codegendata *cd, s4 reg)
1378 {
1379         *(cd->mcodeptr++) = 0xd9;
1380         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1381 }
1382
1383
1384 void emit_flds_membase(codegendata *cd, s4 basereg, s4 disp)
1385 {
1386         *(cd->mcodeptr++) = 0xd9;
1387         emit_membase(cd, (basereg),(disp),0);
1388 }
1389
1390
1391 void emit_flds_membase32(codegendata *cd, s4 basereg, s4 disp)
1392 {
1393         *(cd->mcodeptr++) = 0xd9;
1394         emit_membase32(cd, (basereg),(disp),0);
1395 }
1396
1397
1398 void emit_fldl_membase(codegendata *cd, s4 basereg, s4 disp)
1399 {
1400         *(cd->mcodeptr++) = 0xdd;
1401         emit_membase(cd, (basereg),(disp),0);
1402 }
1403
1404
1405 void emit_fldl_membase32(codegendata *cd, s4 basereg, s4 disp)
1406 {
1407         *(cd->mcodeptr++) = 0xdd;
1408         emit_membase32(cd, (basereg),(disp),0);
1409 }
1410
1411
1412 void emit_fldt_membase(codegendata *cd, s4 basereg, s4 disp)
1413 {
1414         *(cd->mcodeptr++) = 0xdb;
1415         emit_membase(cd, (basereg),(disp),5);
1416 }
1417
1418
1419 void emit_flds_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1420 {
1421         *(cd->mcodeptr++) = 0xd9;
1422         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1423 }
1424
1425
1426 void emit_fldl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1427 {
1428         *(cd->mcodeptr++) = 0xdd;
1429         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1430 }
1431
1432
1433 void emit_flds_mem(codegendata *cd, s4 mem)
1434 {
1435         *(cd->mcodeptr++) = 0xd9;
1436         emit_mem(0,(mem));
1437 }
1438
1439
1440 void emit_fldl_mem(codegendata *cd, s4 mem)
1441 {
1442         *(cd->mcodeptr++) = 0xdd;
1443         emit_mem(0,(mem));
1444 }
1445
1446
1447 void emit_fildl_membase(codegendata *cd, s4 basereg, s4 disp)
1448 {
1449         *(cd->mcodeptr++) = 0xdb;
1450         emit_membase(cd, (basereg),(disp),0);
1451 }
1452
1453
1454 void emit_fildll_membase(codegendata *cd, s4 basereg, s4 disp)
1455 {
1456         *(cd->mcodeptr++) = 0xdf;
1457         emit_membase(cd, (basereg),(disp),5);
1458 }
1459
1460
1461 void emit_fst_reg(codegendata *cd, s4 reg)
1462 {
1463         *(cd->mcodeptr++) = 0xdd;
1464         *(cd->mcodeptr++) = 0xd0 + (0x07 & (u1) (reg));
1465 }
1466
1467
1468 void emit_fsts_membase(codegendata *cd, s4 basereg, s4 disp)
1469 {
1470         *(cd->mcodeptr++) = 0xd9;
1471         emit_membase(cd, (basereg),(disp),2);
1472 }
1473
1474
1475 void emit_fstl_membase(codegendata *cd, s4 basereg, s4 disp)
1476 {
1477         *(cd->mcodeptr++) = 0xdd;
1478         emit_membase(cd, (basereg),(disp),2);
1479 }
1480
1481
1482 void emit_fsts_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1483 {
1484         *(cd->mcodeptr++) = 0xd9;
1485         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1486 }
1487
1488
1489 void emit_fstl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1490 {
1491         *(cd->mcodeptr++) = 0xdd;
1492         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1493 }
1494
1495
1496 void emit_fstp_reg(codegendata *cd, s4 reg)
1497 {
1498         *(cd->mcodeptr++) = 0xdd;
1499         *(cd->mcodeptr++) = 0xd8 + (0x07 & (u1) (reg));
1500 }
1501
1502
1503 void emit_fstps_membase(codegendata *cd, s4 basereg, s4 disp)
1504 {
1505         *(cd->mcodeptr++) = 0xd9;
1506         emit_membase(cd, (basereg),(disp),3);
1507 }
1508
1509
1510 void emit_fstps_membase32(codegendata *cd, s4 basereg, s4 disp)
1511 {
1512         *(cd->mcodeptr++) = 0xd9;
1513         emit_membase32(cd, (basereg),(disp),3);
1514 }
1515
1516
1517 void emit_fstpl_membase(codegendata *cd, s4 basereg, s4 disp)
1518 {
1519         *(cd->mcodeptr++) = 0xdd;
1520         emit_membase(cd, (basereg),(disp),3);
1521 }
1522
1523
1524 void emit_fstpl_membase32(codegendata *cd, s4 basereg, s4 disp)
1525 {
1526         *(cd->mcodeptr++) = 0xdd;
1527         emit_membase32(cd, (basereg),(disp),3);
1528 }
1529
1530
1531 void emit_fstpt_membase(codegendata *cd, s4 basereg, s4 disp)
1532 {
1533         *(cd->mcodeptr++) = 0xdb;
1534         emit_membase(cd, (basereg),(disp),7);
1535 }
1536
1537
1538 void emit_fstps_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1539 {
1540         *(cd->mcodeptr++) = 0xd9;
1541         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1542 }
1543
1544
1545 void emit_fstpl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1546 {
1547         *(cd->mcodeptr++) = 0xdd;
1548         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1549 }
1550
1551
1552 void emit_fstps_mem(codegendata *cd, s4 mem)
1553 {
1554         *(cd->mcodeptr++) = 0xd9;
1555         emit_mem(3,(mem));
1556 }
1557
1558
1559 void emit_fstpl_mem(codegendata *cd, s4 mem)
1560 {
1561         *(cd->mcodeptr++) = 0xdd;
1562         emit_mem(3,(mem));
1563 }
1564
1565
1566 void emit_fistl_membase(codegendata *cd, s4 basereg, s4 disp)
1567 {
1568         *(cd->mcodeptr++) = 0xdb;
1569         emit_membase(cd, (basereg),(disp),2);
1570 }
1571
1572
1573 void emit_fistpl_membase(codegendata *cd, s4 basereg, s4 disp)
1574 {
1575         *(cd->mcodeptr++) = 0xdb;
1576         emit_membase(cd, (basereg),(disp),3);
1577 }
1578
1579
1580 void emit_fistpll_membase(codegendata *cd, s4 basereg, s4 disp)
1581 {
1582         *(cd->mcodeptr++) = 0xdf;
1583         emit_membase(cd, (basereg),(disp),7);
1584 }
1585
1586
1587 void emit_fchs(codegendata *cd)
1588 {
1589         *(cd->mcodeptr++) = 0xd9;
1590         *(cd->mcodeptr++) = 0xe0;
1591 }
1592
1593
1594 void emit_faddp(codegendata *cd)
1595 {
1596         *(cd->mcodeptr++) = 0xde;
1597         *(cd->mcodeptr++) = 0xc1;
1598 }
1599
1600
1601 void emit_fadd_reg_st(codegendata *cd, s4 reg)
1602 {
1603         *(cd->mcodeptr++) = 0xd8;
1604         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1605 }
1606
1607
1608 void emit_fadd_st_reg(codegendata *cd, s4 reg)
1609 {
1610         *(cd->mcodeptr++) = 0xdc;
1611         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1612 }
1613
1614
1615 void emit_faddp_st_reg(codegendata *cd, s4 reg)
1616 {
1617         *(cd->mcodeptr++) = 0xde;
1618         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1619 }
1620
1621
1622 void emit_fadds_membase(codegendata *cd, s4 basereg, s4 disp)
1623 {
1624         *(cd->mcodeptr++) = 0xd8;
1625         emit_membase(cd, (basereg),(disp),0);
1626 }
1627
1628
1629 void emit_faddl_membase(codegendata *cd, s4 basereg, s4 disp)
1630 {
1631         *(cd->mcodeptr++) = 0xdc;
1632         emit_membase(cd, (basereg),(disp),0);
1633 }
1634
1635
1636 void emit_fsub_reg_st(codegendata *cd, s4 reg)
1637 {
1638         *(cd->mcodeptr++) = 0xd8;
1639         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1640 }
1641
1642
1643 void emit_fsub_st_reg(codegendata *cd, s4 reg)
1644 {
1645         *(cd->mcodeptr++) = 0xdc;
1646         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1647 }
1648
1649
1650 void emit_fsubp_st_reg(codegendata *cd, s4 reg)
1651 {
1652         *(cd->mcodeptr++) = 0xde;
1653         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1654 }
1655
1656
1657 void emit_fsubp(codegendata *cd)
1658 {
1659         *(cd->mcodeptr++) = 0xde;
1660         *(cd->mcodeptr++) = 0xe9;
1661 }
1662
1663
1664 void emit_fsubs_membase(codegendata *cd, s4 basereg, s4 disp)
1665 {
1666         *(cd->mcodeptr++) = 0xd8;
1667         emit_membase(cd, (basereg),(disp),4);
1668 }
1669
1670
1671 void emit_fsubl_membase(codegendata *cd, s4 basereg, s4 disp)
1672 {
1673         *(cd->mcodeptr++) = 0xdc;
1674         emit_membase(cd, (basereg),(disp),4);
1675 }
1676
1677
1678 void emit_fmul_reg_st(codegendata *cd, s4 reg)
1679 {
1680         *(cd->mcodeptr++) = 0xd8;
1681         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1682 }
1683
1684
1685 void emit_fmul_st_reg(codegendata *cd, s4 reg)
1686 {
1687         *(cd->mcodeptr++) = 0xdc;
1688         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1689 }
1690
1691
1692 void emit_fmulp(codegendata *cd)
1693 {
1694         *(cd->mcodeptr++) = 0xde;
1695         *(cd->mcodeptr++) = 0xc9;
1696 }
1697
1698
1699 void emit_fmulp_st_reg(codegendata *cd, s4 reg)
1700 {
1701         *(cd->mcodeptr++) = 0xde;
1702         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1703 }
1704
1705
1706 void emit_fmuls_membase(codegendata *cd, s4 basereg, s4 disp)
1707 {
1708         *(cd->mcodeptr++) = 0xd8;
1709         emit_membase(cd, (basereg),(disp),1);
1710 }
1711
1712
1713 void emit_fmull_membase(codegendata *cd, s4 basereg, s4 disp)
1714 {
1715         *(cd->mcodeptr++) = 0xdc;
1716         emit_membase(cd, (basereg),(disp),1);
1717 }
1718
1719
1720 void emit_fdiv_reg_st(codegendata *cd, s4 reg)
1721 {
1722         *(cd->mcodeptr++) = 0xd8;
1723         *(cd->mcodeptr++) = 0xf0 + (0x07 & (u1) (reg));
1724 }
1725
1726
1727 void emit_fdiv_st_reg(codegendata *cd, s4 reg)
1728 {
1729         *(cd->mcodeptr++) = 0xdc;
1730         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1731 }
1732
1733
1734 void emit_fdivp(codegendata *cd)
1735 {
1736         *(cd->mcodeptr++) = 0xde;
1737         *(cd->mcodeptr++) = 0xf9;
1738 }
1739
1740
1741 void emit_fdivp_st_reg(codegendata *cd, s4 reg)
1742 {
1743         *(cd->mcodeptr++) = 0xde;
1744         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1745 }
1746
1747
1748 void emit_fxch(codegendata *cd)
1749 {
1750         *(cd->mcodeptr++) = 0xd9;
1751         *(cd->mcodeptr++) = 0xc9;
1752 }
1753
1754
1755 void emit_fxch_reg(codegendata *cd, s4 reg)
1756 {
1757         *(cd->mcodeptr++) = 0xd9;
1758         *(cd->mcodeptr++) = 0xc8 + (0x07 & (reg));
1759 }
1760
1761
1762 void emit_fprem(codegendata *cd)
1763 {
1764         *(cd->mcodeptr++) = 0xd9;
1765         *(cd->mcodeptr++) = 0xf8;
1766 }
1767
1768
1769 void emit_fprem1(codegendata *cd)
1770 {
1771         *(cd->mcodeptr++) = 0xd9;
1772         *(cd->mcodeptr++) = 0xf5;
1773 }
1774
1775
1776 void emit_fucom(codegendata *cd)
1777 {
1778         *(cd->mcodeptr++) = 0xdd;
1779         *(cd->mcodeptr++) = 0xe1;
1780 }
1781
1782
1783 void emit_fucom_reg(codegendata *cd, s4 reg)
1784 {
1785         *(cd->mcodeptr++) = 0xdd;
1786         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1787 }
1788
1789
1790 void emit_fucomp_reg(codegendata *cd, s4 reg)
1791 {
1792         *(cd->mcodeptr++) = 0xdd;
1793         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1794 }
1795
1796
1797 void emit_fucompp(codegendata *cd)
1798 {
1799         *(cd->mcodeptr++) = 0xda;
1800         *(cd->mcodeptr++) = 0xe9;
1801 }
1802
1803
1804 void emit_fnstsw(codegendata *cd)
1805 {
1806         *(cd->mcodeptr++) = 0xdf;
1807         *(cd->mcodeptr++) = 0xe0;
1808 }
1809
1810
1811 void emit_sahf(codegendata *cd)
1812 {
1813         *(cd->mcodeptr++) = 0x9e;
1814 }
1815
1816
1817 void emit_finit(codegendata *cd)
1818 {
1819         *(cd->mcodeptr++) = 0x9b;
1820         *(cd->mcodeptr++) = 0xdb;
1821         *(cd->mcodeptr++) = 0xe3;
1822 }
1823
1824
1825 void emit_fldcw_mem(codegendata *cd, s4 mem)
1826 {
1827         *(cd->mcodeptr++) = 0xd9;
1828         emit_mem(5,(mem));
1829 }
1830
1831
1832 void emit_fldcw_membase(codegendata *cd, s4 basereg, s4 disp)
1833 {
1834         *(cd->mcodeptr++) = 0xd9;
1835         emit_membase(cd, (basereg),(disp),5);
1836 }
1837
1838
1839 void emit_wait(codegendata *cd)
1840 {
1841         *(cd->mcodeptr++) = 0x9b;
1842 }
1843
1844
1845 void emit_ffree_reg(codegendata *cd, s4 reg)
1846 {
1847         *(cd->mcodeptr++) = 0xdd;
1848         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1849 }
1850
1851
1852 void emit_fdecstp(codegendata *cd)
1853 {
1854         *(cd->mcodeptr++) = 0xd9;
1855         *(cd->mcodeptr++) = 0xf6;
1856 }
1857
1858
1859 void emit_fincstp(codegendata *cd)
1860 {
1861         *(cd->mcodeptr++) = 0xd9;
1862         *(cd->mcodeptr++) = 0xf7;
1863 }
1864
1865 #if defined(ENABLE_ESCAPE_CHECK)
1866 void emit_escape_check(codegendata *cd, s4 reg) {
1867         M_PUSH(reg);
1868         M_MOV_IMM(asm_escape_check, REG_ITMP3);
1869         M_CALL(REG_ITMP3);
1870         M_IADD_IMM(4, REG_SP);
1871 }
1872 #endif
1873
1874 /*
1875  * These are local overrides for various environment variables in Emacs.
1876  * Please do not remove this and leave it at the end of the file, where
1877  * Emacs will automagically detect them.
1878  * ---------------------------------------------------------------------
1879  * Local variables:
1880  * mode: c
1881  * indent-tabs-mode: t
1882  * c-basic-offset: 4
1883  * tab-width: 4
1884  * End:
1885  */