src/vm/jit/i386/emit.c

   1 /* src/vm/jit/i386/emit.c - i386 code emitter functions
   2
   3    Copyright (C) 1996-2005, 2006, 2007, 2008
   4    CACAOVM - Verein zur Foerderung der freien virtuellen Maschine CACAO
   5
   6    This file is part of CACAO.
   7
   8    This program is free software; you can redistribute it and/or
   9    modify it under the terms of the GNU General Public License as
  10    published by the Free Software Foundation; either version 2, or (at
  11    your option) any later version.
  12
  13    This program is distributed in the hope that it will be useful, but
  14    WITHOUT ANY WARRANTY; without even the implied warranty of
  15    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16    General Public License for more details.
  17
  18    You should have received a copy of the GNU General Public License
  19    along with this program; if not, write to the Free Software
  20    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  21    02110-1301, USA.
  22
  23 */
  24
  25
  26 #include "config.h"
  27
  28 #include <assert.h>
  29
  30 #include "vm/types.h"
  31
  32 #include "vm/jit/i386/codegen.h"
  33 #include "vm/jit/i386/emit.h"
  34 #include "vm/jit/i386/md-abi.h"
  35
  36 #include "mm/memory.h"
  37
  38 #include "threads/lock-common.h"
  39
  40 #include "vm/exceptions.h"
  41
  42 #include "vm/jit/abi.h"
  43 #include "vm/jit/asmpart.h"
  44 #include "vm/jit/dseg.h"
  45 #include "vm/jit/emit-common.h"
  46 #include "vm/jit/jit.h"
  47 #include "vm/jit/patcher-common.h"
  48 #include "vm/jit/replace.h"
  49 #include "vm/jit/trace.h"
  50 #include "vm/jit/trap.h"
  51
  52 #include "vmcore/options.h"
  53 #include "vmcore/statistics.h"
  54
  55
  56 /* emit_load ******************************************************************
  57
  58    Emits a possible load of an operand.
  59
  60 *******************************************************************************/
  61
  62 inline s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
  63 {
  64         codegendata  *cd;
  65         s4            disp;
  66         s4            reg;
  67
  68         /* get required compiler data */
  69
  70         cd = jd->cd;
  71
  72         if (IS_INMEMORY(src->flags)) {
  73                 COUNT_SPILLS;
  74
  75                 disp = src->vv.regoff;
  76
  77                 switch (src->type) {
  78                 case TYPE_INT:
  79                 case TYPE_ADR:
  80                         M_ILD(tempreg, REG_SP, disp);
  81                         break;
  82                 case TYPE_LNG:
  83                         M_LLD(tempreg, REG_SP, disp);
  84                         break;
  85                 case TYPE_FLT:
  86                         M_FLD(tempreg, REG_SP, disp);
  87                         break;
  88                 case TYPE_DBL:
  89                         M_DLD(tempreg, REG_SP, disp);
  90                         break;
  91                 default:
  92                         vm_abort("emit_load: unknown type %d", src->type);
  93                 }
  94
  95                 reg = tempreg;
  96         }
  97         else
  98                 reg = src->vv.regoff;
  99
 100         return reg;
 101 }
 102
 103
 104 /* emit_load_low ************************************************************
 105
 106    Emits a possible load of the low 32-bits of an operand.
 107
 108 *******************************************************************************/
 109
 110 inline s4 emit_load_low(jitdata *jd, instruction *iptr, varinfo *src,s4 tempreg)
 111 {
 112         codegendata  *cd;
 113         s4            disp;
 114         s4            reg;
 115
 116         assert(src->type == TYPE_LNG);
 117
 118         /* get required compiler data */
 119
 120         cd = jd->cd;
 121
 122
 123         if (IS_INMEMORY(src->flags)) {
 124                 COUNT_SPILLS;
 125
 126                 disp = src->vv.regoff;
 127
 128                 M_ILD(tempreg, REG_SP, disp);
 129
 130                 reg = tempreg;
 131         }
 132         else
 133                 reg = GET_LOW_REG(src->vv.regoff);
 134
 135         return reg;
 136 }
 137
 138
 139 /* emit_load_high ***********************************************************
 140
 141    Emits a possible load of the high 32-bits of an operand.
 142
 143 *******************************************************************************/
 144
 145 inline s4 emit_load_high(jitdata *jd, instruction *iptr,varinfo *src,s4 tempreg)
 146 {
 147         codegendata  *cd;
 148         s4            disp;
 149         s4            reg;
 150
 151         /* get required compiler data */
 152
 153         assert(src->type == TYPE_LNG);
 154
 155         cd = jd->cd;
 156
 157         if (IS_INMEMORY(src->flags)) {
 158                 COUNT_SPILLS;
 159
 160                 disp = src->vv.regoff;
 161
 162                 M_ILD(tempreg, REG_SP, disp + 4);
 163
 164                 reg = tempreg;
 165         }
 166         else
 167                 reg = GET_HIGH_REG(src->vv.regoff);
 168
 169         return reg;
 170 }
 171
 172
 173 /* emit_store ******************************************************************
 174
 175    Emits a possible store of the destination operand.
 176
 177 *******************************************************************************/
 178
 179 inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 180 {
 181         codegendata  *cd;
 182         s4            disp;
 183
 184         /* get required compiler data */
 185
 186         cd = jd->cd;
 187
 188         if (IS_INMEMORY(dst->flags)) {
 189                 COUNT_SPILLS;
 190
 191                 disp = dst->vv.regoff;
 192
 193                 switch (dst->type) {
 194                 case TYPE_INT:
 195                 case TYPE_ADR:
 196                         M_IST(d, REG_SP, disp);
 197                         break;
 198                 case TYPE_LNG:
 199                         M_LST(d, REG_SP, disp);
 200                         break;
 201                 case TYPE_FLT:
 202                         M_FST(d, REG_SP, disp);
 203                         break;
 204                 case TYPE_DBL:
 205                         M_DST(d, REG_SP, disp);
 206                         break;
 207                 default:
 208                         vm_abort("emit_store: unknown type %d", dst->type);
 209                 }
 210         }
 211 }
 212
 213
 214 /* emit_store_low **************************************************************
 215
 216    Emits a possible store of the low 32-bits of the destination
 217    operand.
 218
 219 *******************************************************************************/
 220
 221 inline void emit_store_low(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 222 {
 223         codegendata  *cd;
 224
 225         assert(dst->type == TYPE_LNG);
 226
 227         /* get required compiler data */
 228
 229         cd = jd->cd;
 230
 231         if (IS_INMEMORY(dst->flags)) {
 232                 COUNT_SPILLS;
 233                 M_IST(GET_LOW_REG(d), REG_SP, dst->vv.regoff);
 234         }
 235 }
 236
 237
 238 /* emit_store_high *************************************************************
 239
 240    Emits a possible store of the high 32-bits of the destination
 241    operand.
 242
 243 *******************************************************************************/
 244
 245 inline void emit_store_high(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 246 {
 247         codegendata  *cd;
 248
 249         assert(dst->type == TYPE_LNG);
 250
 251         /* get required compiler data */
 252
 253         cd = jd->cd;
 254
 255         if (IS_INMEMORY(dst->flags)) {
 256                 COUNT_SPILLS;
 257                 M_IST(GET_HIGH_REG(d), REG_SP, dst->vv.regoff + 4);
 258         }
 259 }
 260
 261
 262 /* emit_copy *******************************************************************
 263
 264    Generates a register/memory to register/memory copy.
 265
 266 *******************************************************************************/
 267
 268 void emit_copy(jitdata *jd, instruction *iptr)
 269 {
 270         codegendata *cd;
 271         varinfo     *src;
 272         varinfo     *dst;
 273         s4           s1, d;
 274
 275         /* get required compiler data */
 276
 277         cd = jd->cd;
 278
 279         /* get source and destination variables */
 280
 281         src = VAROP(iptr->s1);
 282         dst = VAROP(iptr->dst);
 283
 284         if ((src->vv.regoff != dst->vv.regoff) ||
 285                 ((src->flags ^ dst->flags) & INMEMORY)) {
 286
 287                 if ((src->type == TYPE_RET) || (dst->type == TYPE_RET)) {
 288                         /* emit nothing, as the value won't be used anyway */
 289                         return;
 290                 }
 291
 292                 /* If one of the variables resides in memory, we can eliminate
 293                    the register move from/to the temporary register with the
 294                    order of getting the destination register and the load. */
 295
 296                 if (IS_INMEMORY(src->flags)) {
 297                         if (IS_LNG_TYPE(src->type))
 298                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP12_PACKED);
 299                         else
 300                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP1);
 301
 302                         s1 = emit_load(jd, iptr, src, d);
 303                 }
 304                 else {
 305                         if (IS_LNG_TYPE(src->type))
 306                                 s1 = emit_load(jd, iptr, src, REG_ITMP12_PACKED);
 307                         else
 308                                 s1 = emit_load(jd, iptr, src, REG_ITMP1);
 309
 310                         d = codegen_reg_of_var(iptr->opc, dst, s1);
 311                 }
 312
 313                 if (s1 != d) {
 314                         switch (src->type) {
 315                         case TYPE_INT:
 316                         case TYPE_ADR:
 317                                 M_MOV(s1, d);
 318                                 break;
 319                         case TYPE_LNG:
 320                                 M_LNGMOVE(s1, d);
 321                                 break;
 322                         case TYPE_FLT:
 323                         case TYPE_DBL:
 324 /*                              M_FMOV(s1, d); */
 325                                 break;
 326                         default:
 327                                 vm_abort("emit_copy: unknown type %d", src->type);
 328                         }
 329                 }
 330
 331                 emit_store(jd, iptr, dst, d);
 332         }
 333 }
 334
 335
 336 /* emit_branch *****************************************************************
 337
 338    Emits the code for conditional and unconditional branchs.
 339
 340 *******************************************************************************/
 341
 342 void emit_branch(codegendata *cd, s4 disp, s4 condition, s4 reg, u4 options)
 343 {
 344         s4 branchdisp;
 345
 346         /* ATTENTION: a displacement overflow cannot happen */
 347
 348         /* check which branch to generate */
 349
 350         if (condition == BRANCH_UNCONDITIONAL) {
 351
 352                 /* calculate the different displacements */
 353
 354                 branchdisp = disp - BRANCH_UNCONDITIONAL_SIZE;
 355
 356                 M_JMP_IMM(branchdisp);
 357         }
 358         else {
 359                 /* calculate the different displacements */
 360
 361                 branchdisp = disp - BRANCH_CONDITIONAL_SIZE;
 362
 363                 switch (condition) {
 364                 case BRANCH_EQ:
 365                         M_BEQ(branchdisp);
 366                         break;
 367                 case BRANCH_NE:
 368                         M_BNE(branchdisp);
 369                         break;
 370                 case BRANCH_LT:
 371                         M_BLT(branchdisp);
 372                         break;
 373                 case BRANCH_GE:
 374                         M_BGE(branchdisp);
 375                         break;
 376                 case BRANCH_GT:
 377                         M_BGT(branchdisp);
 378                         break;
 379                 case BRANCH_LE:
 380                         M_BLE(branchdisp);
 381                         break;
 382                 case BRANCH_ULT:
 383                         M_BB(branchdisp);
 384                         break;
 385                 case BRANCH_ULE:
 386                         M_BBE(branchdisp);
 387                         break;
 388                 case BRANCH_UGE:
 389                         M_BAE(branchdisp);
 390                         break;
 391                 case BRANCH_UGT:
 392                         M_BA(branchdisp);
 393                         break;
 394                 default:
 395                         vm_abort("emit_branch: unknown condition %d", condition);
 396                 }
 397         }
 398 }
 399
 400
 401 /* emit_arithmetic_check *******************************************************
 402
 403    Emit an ArithmeticException check.
 404
 405 *******************************************************************************/
 406
 407 void emit_arithmetic_check(codegendata *cd, instruction *iptr, s4 reg)
 408 {
 409         if (INSTRUCTION_MUST_CHECK(iptr)) {
 410                 M_TEST(reg);
 411                 M_BNE(6);
 412                 M_ALD_MEM(reg, TRAP_ArithmeticException);
 413         }
 414 }
 415
 416
 417 /* emit_arrayindexoutofbounds_check ********************************************
 418
 419    Emit a ArrayIndexOutOfBoundsException check.
 420
 421 *******************************************************************************/
 422
 423 void emit_arrayindexoutofbounds_check(codegendata *cd, instruction *iptr, s4 s1, s4 s2)
 424 {
 425         if (INSTRUCTION_MUST_CHECK(iptr)) {
 426         M_ILD(REG_ITMP3, s1, OFFSET(java_array_t, size));
 427         M_CMP(REG_ITMP3, s2);
 428         M_BB(6);
 429                 M_ALD_MEM(s2, TRAP_ArrayIndexOutOfBoundsException);
 430         }
 431 }
 432
 433
 434 /* emit_arraystore_check *******************************************************
 435
 436    Emit an ArrayStoreException check.
 437
 438 *******************************************************************************/
 439
 440 void emit_arraystore_check(codegendata *cd, instruction *iptr)
 441 {
 442         if (INSTRUCTION_MUST_CHECK(iptr)) {
 443                 M_TEST(REG_RESULT);
 444                 M_BNE(6);
 445                 M_ALD_MEM(REG_RESULT, TRAP_ArrayStoreException);
 446         }
 447 }
 448
 449
 450 /* emit_classcast_check ********************************************************
 451
 452    Emit a ClassCastException check.
 453
 454 *******************************************************************************/
 455
 456 void emit_classcast_check(codegendata *cd, instruction *iptr, s4 condition, s4 reg, s4 s1)
 457 {
 458         if (INSTRUCTION_MUST_CHECK(iptr)) {
 459                 switch (condition) {
 460                 case BRANCH_LE:
 461                         M_BGT(6);
 462                         break;
 463                 case BRANCH_EQ:
 464                         M_BNE(6);
 465                         break;
 466                 case BRANCH_ULE:
 467                         M_BBE(6);
 468                         break;
 469                 default:
 470                         vm_abort("emit_classcast_check: unknown condition %d", condition);
 471                 }
 472                 M_ALD_MEM(s1, TRAP_ClassCastException);
 473         }
 474 }
 475
 476
 477 /* emit_nullpointer_check ******************************************************
 478
 479    Emit a NullPointerException check.
 480
 481 *******************************************************************************/
 482
 483 void emit_nullpointer_check(codegendata *cd, instruction *iptr, s4 reg)
 484 {
 485         if (INSTRUCTION_MUST_CHECK(iptr)) {
 486                 M_TEST(reg);
 487                 M_BNE(6);
 488                 M_ALD_MEM(reg, TRAP_NullPointerException);
 489         }
 490 }
 491
 492
 493 /* emit_exception_check ********************************************************
 494
 495    Emit an Exception check.
 496
 497 *******************************************************************************/
 498
 499 void emit_exception_check(codegendata *cd, instruction *iptr)
 500 {
 501         if (INSTRUCTION_MUST_CHECK(iptr)) {
 502                 M_TEST(REG_RESULT);
 503                 M_BNE(6);
 504                 M_ALD_MEM(REG_RESULT, TRAP_CHECK_EXCEPTION);
 505         }
 506 }
 507
 508
 509 /* emit_trap_compiler **********************************************************
 510
 511    Emit a trap instruction which calls the JIT compiler.
 512
 513 *******************************************************************************/
 514
 515 void emit_trap_compiler(codegendata *cd)
 516 {
 517         M_ALD_MEM(REG_METHODPTR, TRAP_COMPILER);
 518 }
 519
 520
 521 /* emit_trap *******************************************************************
 522
 523    Emit a trap instruction and return the original machine code.
 524
 525 *******************************************************************************/
 526
 527 uint32_t emit_trap(codegendata *cd)
 528 {
 529         uint16_t mcode;
 530
 531         /* Get machine code which is patched back in later. The
 532            trap is 2 bytes long. */
 533
 534         mcode = *((uint16_t *) cd->mcodeptr);
 535
 536 #if 0
 537         /* XXX this breaks GDB, so we disable it for now */
 538         *(cd->mcodeptr++) = 0xcc;
 539         M_INT3;
 540 #else
 541         M_UD2;
 542 #endif
 543
 544         return (uint32_t) mcode;
 545 }
 546
 547
 548 /* emit_verbosecall_enter ******************************************************
 549
 550    Generates the code for the call trace.
 551
 552 *******************************************************************************/
 553
 554 #if !defined(NDEBUG)
 555 void emit_verbosecall_enter(jitdata *jd)
 556 {
 557         methodinfo   *m;
 558         codeinfo     *code;
 559         codegendata  *cd;
 560         registerdata *rd;
 561         methoddesc   *md;
 562         int32_t       stackframesize;
 563         int           i;
 564         int           align_off;             /* offset for alignment compensation */
 565
 566         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 567                 return;
 568
 569         /* get required compiler data */
 570
 571         m    = jd->m;
 572         code = jd->code;
 573         cd   = jd->cd;
 574         rd   = jd->rd;
 575
 576         md = m->parseddesc;
 577
 578         /* mark trace code */
 579
 580         M_NOP;
 581
 582         /* keep stack 16-byte aligned */
 583
 584         stackframesize = 2 + TMP_CNT;
 585         ALIGN_2(stackframesize);
 586
 587         M_ASUB_IMM(stackframesize * 8, REG_SP);
 588
 589         /* save temporary registers for leaf methods */
 590
 591         if (code_is_leafmethod(code)) {
 592                 for (i = 0; i < INT_TMP_CNT; i++)
 593                         M_IST(rd->tmpintregs[i], REG_SP, (2 + i) * 8);
 594         }
 595
 596         /* no argument registers to save */
 597
 598         align_off = cd->stackframesize ? 4 : 0;
 599         M_AST_IMM(m, REG_SP, 0 * 4);
 600         M_AST_IMM(0, REG_SP, 1 * 4);
 601         M_AST(REG_SP, REG_SP, 2 * 4);
 602         M_IADD_IMM_MEMBASE(stackframesize * 8 + cd->stackframesize * 8 + 4 + align_off, REG_SP, 2 * 4);
 603         M_MOV_IMM(trace_java_call_enter, REG_ITMP1);
 604         M_CALL(REG_ITMP1);
 605
 606         /* no argument registers to restore */
 607
 608         /* restore temporary registers for leaf methods */
 609
 610         if (code_is_leafmethod(code)) {
 611                 for (i = 0; i < INT_TMP_CNT; i++)
 612                         M_ILD(rd->tmpintregs[i], REG_SP, (2 + i) * 8);
 613         }
 614
 615         M_AADD_IMM(stackframesize * 8, REG_SP);
 616
 617         /* mark trace code */
 618
 619         M_NOP;
 620 }
 621 #endif /* !defined(NDEBUG) */
 622
 623
 624 /* emit_verbosecall_exit *******************************************************
 625
 626    Generates the code for the call trace.
 627
 628 *******************************************************************************/
 629
 630 #if !defined(NDEBUG)
 631 void emit_verbosecall_exit(jitdata *jd)
 632 {
 633         methodinfo   *m;
 634         codegendata  *cd;
 635         registerdata *rd;
 636         methoddesc   *md;
 637
 638         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 639                 return;
 640
 641         /* get required compiler data */
 642
 643         m  = jd->m;
 644         cd = jd->cd;
 645         rd = jd->rd;
 646
 647         md = m->parseddesc;
 648
 649         /* mark trace code */
 650
 651         M_NOP;
 652
 653         /* keep stack 16-byte aligned */
 654
 655         M_ASUB_IMM(4 + 4 + 8, REG_SP);
 656
 657         /* save return value */
 658
 659         switch (md->returntype.type) {
 660         case TYPE_ADR:
 661         case TYPE_INT:
 662                 M_IST(REG_RESULT, REG_SP, 2 * 4);
 663                 break;
 664         case TYPE_LNG:
 665                 M_LST(REG_RESULT_PACKED, REG_SP, 2 * 4);
 666                 break;
 667         case TYPE_FLT:
 668                 M_FSTNP(REG_NULL, REG_SP, 2 * 4);
 669                 break;
 670         case TYPE_DBL:
 671                 M_DSTNP(REG_NULL, REG_SP, 2 * 4);
 672                 break;
 673         }
 674
 675         M_AST_IMM(m, REG_SP, 0 * 4);
 676         M_AST(REG_SP, REG_SP, 1 * 4);
 677         M_IADD_IMM_MEMBASE(2 * 4, REG_SP, 1 * 4);
 678         M_MOV_IMM(trace_java_call_exit, REG_ITMP1);
 679         M_CALL(REG_ITMP1);
 680
 681         /* restore return value */
 682
 683         switch (md->returntype.type) {
 684         case TYPE_ADR:
 685         case TYPE_INT:
 686                 M_ILD(REG_RESULT, REG_SP, 2 * 4);
 687                 break;
 688         case TYPE_LNG:
 689                 M_LLD(REG_RESULT_PACKED, REG_SP, 2 * 4);
 690                 break;
 691         }
 692
 693         M_AADD_IMM(4 + 4 + 8, REG_SP);
 694
 695         /* mark trace code */
 696
 697         M_NOP;
 698 }
 699 #endif /* !defined(NDEBUG) */
 700
 701
 702 /* code generation functions **************************************************/
 703
 704 static void emit_membase(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 705 {
 706         if (basereg == ESP) {
 707                 if (disp == 0) {
 708                         emit_address_byte(0, dreg, ESP);
 709                         emit_address_byte(0, ESP, ESP);
 710                 }
 711                 else if (IS_IMM8(disp)) {
 712                         emit_address_byte(1, dreg, ESP);
 713                         emit_address_byte(0, ESP, ESP);
 714                         emit_imm8(disp);
 715                 }
 716                 else {
 717                         emit_address_byte(2, dreg, ESP);
 718                         emit_address_byte(0, ESP, ESP);
 719                         emit_imm32(disp);
 720                 }
 721         }
 722         else if ((disp == 0) && (basereg != EBP)) {
 723                 emit_address_byte(0, dreg, basereg);
 724         }
 725         else if (IS_IMM8(disp)) {
 726                 emit_address_byte(1, dreg, basereg);
 727                 emit_imm8(disp);
 728         }
 729         else {
 730                 emit_address_byte(2, dreg, basereg);
 731                 emit_imm32(disp);
 732         }
 733 }
 734
 735
 736 static void emit_membase32(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 737 {
 738         if (basereg == ESP) {
 739                 emit_address_byte(2, dreg, ESP);
 740                 emit_address_byte(0, ESP, ESP);
 741                 emit_imm32(disp);
 742         }
 743         else {
 744                 emit_address_byte(2, dreg, basereg);
 745                 emit_imm32(disp);
 746         }
 747 }
 748
 749
 750 static void emit_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 751 {
 752         if (basereg == -1) {
 753                 emit_address_byte(0, reg, 4);
 754                 emit_address_byte(scale, indexreg, 5);
 755                 emit_imm32(disp);
 756         }
 757         else if ((disp == 0) && (basereg != EBP)) {
 758                 emit_address_byte(0, reg, 4);
 759                 emit_address_byte(scale, indexreg, basereg);
 760         }
 761         else if (IS_IMM8(disp)) {
 762                 emit_address_byte(1, reg, 4);
 763                 emit_address_byte(scale, indexreg, basereg);
 764                 emit_imm8(disp);
 765         }
 766         else {
 767                 emit_address_byte(2, reg, 4);
 768                 emit_address_byte(scale, indexreg, basereg);
 769                 emit_imm32(disp);
 770         }
 771 }
 772
 773
 774 /* low-level code emitter functions *******************************************/
 775
 776 void emit_mov_reg_reg(codegendata *cd, s4 reg, s4 dreg)
 777 {
 778         COUNT(count_mov_reg_reg);
 779         *(cd->mcodeptr++) = 0x89;
 780         emit_reg((reg),(dreg));
 781 }
 782
 783
 784 void emit_mov_imm_reg(codegendata *cd, s4 imm, s4 reg)
 785 {
 786         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
 787         emit_imm32((imm));
 788 }
 789
 790
 791 void emit_movb_imm_reg(codegendata *cd, s4 imm, s4 reg)
 792 {
 793         *(cd->mcodeptr++) = 0xc6;
 794         emit_reg(0,(reg));
 795         emit_imm8((imm));
 796 }
 797
 798
 799 void emit_mov_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 800 {
 801         COUNT(count_mov_mem_reg);
 802         *(cd->mcodeptr++) = 0x8b;
 803         emit_membase(cd, (basereg),(disp),(reg));
 804 }
 805
 806
 807 /*
 808  * this one is for INVOKEVIRTUAL/INVOKEINTERFACE to have a
 809  * constant membase immediate length of 32bit
 810  */
 811 void emit_mov_membase32_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 812 {
 813         COUNT(count_mov_mem_reg);
 814         *(cd->mcodeptr++) = 0x8b;
 815         emit_membase32(cd, (basereg),(disp),(reg));
 816 }
 817
 818
 819 void emit_mov_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 820 {
 821         COUNT(count_mov_reg_mem);
 822         *(cd->mcodeptr++) = 0x89;
 823         emit_membase(cd, (basereg),(disp),(reg));
 824 }
 825
 826
 827 void emit_mov_reg_membase32(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 828 {
 829         COUNT(count_mov_reg_mem);
 830         *(cd->mcodeptr++) = 0x89;
 831         emit_membase32(cd, (basereg),(disp),(reg));
 832 }
 833
 834
 835 void emit_mov_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 836 {
 837         COUNT(count_mov_mem_reg);
 838         *(cd->mcodeptr++) = 0x8b;
 839         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 840 }
 841
 842
 843 void emit_mov_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 844 {
 845         COUNT(count_mov_reg_mem);
 846         *(cd->mcodeptr++) = 0x89;
 847         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 848 }
 849
 850
 851 void emit_movw_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 852 {
 853         COUNT(count_mov_reg_mem);
 854         *(cd->mcodeptr++) = 0x66;
 855         *(cd->mcodeptr++) = 0x89;
 856         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 857 }
 858
 859
 860 void emit_movb_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 861 {
 862         COUNT(count_mov_reg_mem);
 863         *(cd->mcodeptr++) = 0x88;
 864         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 865 }
 866
 867
 868 void emit_mov_reg_mem(codegendata *cd, s4 reg, s4 mem)
 869 {
 870         COUNT(count_mov_reg_mem);
 871         *(cd->mcodeptr++) = 0x89;
 872         emit_mem((reg),(mem));
 873 }
 874
 875
 876 void emit_mov_mem_reg(codegendata *cd, s4 mem, s4 dreg)
 877 {
 878         COUNT(count_mov_mem_reg);
 879         *(cd->mcodeptr++) = 0x8b;
 880         emit_mem((dreg),(mem));
 881 }
 882
 883
 884 void emit_mov_imm_mem(codegendata *cd, s4 imm, s4 mem)
 885 {
 886         *(cd->mcodeptr++) = 0xc7;
 887         emit_mem(0, mem);
 888         emit_imm32(imm);
 889 }
 890
 891
 892 void emit_mov_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 893 {
 894         *(cd->mcodeptr++) = 0xc7;
 895         emit_membase(cd, (basereg),(disp),0);
 896         emit_imm32((imm));
 897 }
 898
 899
 900 void emit_mov_imm_membase32(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 901 {
 902         *(cd->mcodeptr++) = 0xc7;
 903         emit_membase32(cd, (basereg),(disp),0);
 904         emit_imm32((imm));
 905 }
 906
 907
 908 void emit_movb_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 909 {
 910         *(cd->mcodeptr++) = 0xc6;
 911         emit_membase(cd, (basereg),(disp),0);
 912         emit_imm8((imm));
 913 }
 914
 915
 916 void emit_movsbl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 917 {
 918         COUNT(count_mov_mem_reg);
 919         *(cd->mcodeptr++) = 0x0f;
 920         *(cd->mcodeptr++) = 0xbe;
 921         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 922 }
 923
 924
 925 void emit_movswl_reg_reg(codegendata *cd, s4 a, s4 b)
 926 {
 927         *(cd->mcodeptr++) = 0x0f;
 928         *(cd->mcodeptr++) = 0xbf;
 929         emit_reg((b),(a));
 930 }
 931
 932
 933 void emit_movswl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 934 {
 935         COUNT(count_mov_mem_reg);
 936         *(cd->mcodeptr++) = 0x0f;
 937         *(cd->mcodeptr++) = 0xbf;
 938         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 939 }
 940
 941
 942 void emit_movzwl_reg_reg(codegendata *cd, s4 a, s4 b)
 943 {
 944         *(cd->mcodeptr++) = 0x0f;
 945         *(cd->mcodeptr++) = 0xb7;
 946         emit_reg((b),(a));
 947 }
 948
 949
 950 void emit_movzwl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 951 {
 952         COUNT(count_mov_mem_reg);
 953         *(cd->mcodeptr++) = 0x0f;
 954         *(cd->mcodeptr++) = 0xb7;
 955         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 956 }
 957
 958
 959 void emit_mov_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 960 {
 961         *(cd->mcodeptr++) = 0xc7;
 962         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 963         emit_imm32((imm));
 964 }
 965
 966
 967 void emit_movw_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 968 {
 969         *(cd->mcodeptr++) = 0x66;
 970         *(cd->mcodeptr++) = 0xc7;
 971         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 972         emit_imm16((imm));
 973 }
 974
 975
 976 void emit_movb_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 977 {
 978         *(cd->mcodeptr++) = 0xc6;
 979         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 980         emit_imm8((imm));
 981 }
 982
 983
 984 /*
 985  * alu operations
 986  */
 987 void emit_alu_reg_reg(codegendata *cd, s4 opc, s4 reg, s4 dreg)
 988 {
 989         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
 990         emit_reg((reg),(dreg));
 991 }
 992
 993
 994 void emit_alu_reg_membase(codegendata *cd, s4 opc, s4 reg, s4 basereg, s4 disp)
 995 {
 996         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
 997         emit_membase(cd, (basereg),(disp),(reg));
 998 }
 999
1000
1001 void emit_alu_membase_reg(codegendata *cd, s4 opc, s4 basereg, s4 disp, s4 reg)
1002 {
1003         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 3;
1004         emit_membase(cd, (basereg),(disp),(reg));
1005 }
1006
1007
1008 void emit_alu_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1009 {
1010         if (IS_IMM8(imm)) {
1011                 *(cd->mcodeptr++) = 0x83;
1012                 emit_reg((opc),(dreg));
1013                 emit_imm8((imm));
1014         } else {
1015                 *(cd->mcodeptr++) = 0x81;
1016                 emit_reg((opc),(dreg));
1017                 emit_imm32((imm));
1018         }
1019 }
1020
1021
1022 void emit_alu_imm32_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1023 {
1024         *(cd->mcodeptr++) = 0x81;
1025         emit_reg((opc),(dreg));
1026         emit_imm32((imm));
1027 }
1028
1029
1030 void emit_alu_imm_membase(codegendata *cd, s4 opc, s4 imm, s4 basereg, s4 disp)
1031 {
1032         if (IS_IMM8(imm)) {
1033                 *(cd->mcodeptr++) = 0x83;
1034                 emit_membase(cd, (basereg),(disp),(opc));
1035                 emit_imm8((imm));
1036         } else {
1037                 *(cd->mcodeptr++) = 0x81;
1038                 emit_membase(cd, (basereg),(disp),(opc));
1039                 emit_imm32((imm));
1040         }
1041 }
1042
1043
1044 void emit_alu_imm_memabs(codegendata *cd, s4 opc, s4 imm, s4 disp)
1045 {
1046         if (IS_IMM8(imm)) {
1047                 *(cd->mcodeptr++) = 0x83;
1048                 emit_mem(opc, disp);
1049                 emit_imm8((imm));
1050         } else {
1051                 *(cd->mcodeptr++) = 0x81;
1052                 emit_mem(opc, disp);
1053                 emit_imm32((imm));
1054         }
1055 }
1056
1057
1058 void emit_test_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1059 {
1060         *(cd->mcodeptr++) = 0x85;
1061         emit_reg((reg),(dreg));
1062 }
1063
1064
1065 void emit_test_imm_reg(codegendata *cd, s4 imm, s4 reg)
1066 {
1067         *(cd->mcodeptr++) = 0xf7;
1068         emit_reg(0,(reg));
1069         emit_imm32((imm));
1070 }
1071
1072
1073
1074 /*
1075  * inc, dec operations
1076  */
1077 void emit_dec_mem(codegendata *cd, s4 mem)
1078 {
1079         *(cd->mcodeptr++) = 0xff;
1080         emit_mem(1,(mem));
1081 }
1082
1083
1084 void emit_imul_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1085 {
1086         *(cd->mcodeptr++) = 0x0f;
1087         *(cd->mcodeptr++) = 0xaf;
1088         emit_reg((dreg),(reg));
1089 }
1090
1091
1092 void emit_imul_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
1093 {
1094         *(cd->mcodeptr++) = 0x0f;
1095         *(cd->mcodeptr++) = 0xaf;
1096         emit_membase(cd, (basereg),(disp),(dreg));
1097 }
1098
1099
1100 void emit_imul_imm_reg(codegendata *cd, s4 imm, s4 dreg)
1101 {
1102         if (IS_IMM8((imm))) {
1103                 *(cd->mcodeptr++) = 0x6b;
1104                 emit_reg(0,(dreg));
1105                 emit_imm8((imm));
1106         } else {
1107                 *(cd->mcodeptr++) = 0x69;
1108                 emit_reg(0,(dreg));
1109                 emit_imm32((imm));
1110         }
1111 }
1112
1113
1114 void emit_imul_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1115 {
1116         if (IS_IMM8((imm))) {
1117                 *(cd->mcodeptr++) = 0x6b;
1118                 emit_reg((dreg),(reg));
1119                 emit_imm8((imm));
1120         } else {
1121                 *(cd->mcodeptr++) = 0x69;
1122                 emit_reg((dreg),(reg));
1123                 emit_imm32((imm));
1124         }
1125 }
1126
1127
1128 void emit_imul_imm_membase_reg(codegendata *cd, s4 imm, s4 basereg, s4 disp, s4 dreg)
1129 {
1130         if (IS_IMM8((imm))) {
1131                 *(cd->mcodeptr++) = 0x6b;
1132                 emit_membase(cd, (basereg),(disp),(dreg));
1133                 emit_imm8((imm));
1134         } else {
1135                 *(cd->mcodeptr++) = 0x69;
1136                 emit_membase(cd, (basereg),(disp),(dreg));
1137                 emit_imm32((imm));
1138         }
1139 }
1140
1141
1142 void emit_mul_reg(codegendata *cd, s4 reg)
1143 {
1144         *(cd->mcodeptr++) = 0xf7;
1145         emit_reg(4, reg);
1146 }
1147
1148
1149 void emit_mul_membase(codegendata *cd, s4 basereg, s4 disp)
1150 {
1151         *(cd->mcodeptr++) = 0xf7;
1152         emit_membase(cd, (basereg),(disp),4);
1153 }
1154
1155
1156 void emit_idiv_reg(codegendata *cd, s4 reg)
1157 {
1158         *(cd->mcodeptr++) = 0xf7;
1159         emit_reg(7,(reg));
1160 }
1161
1162
1163
1164 /*
1165  * shift ops
1166  */
1167 void emit_shift_reg(codegendata *cd, s4 opc, s4 reg)
1168 {
1169         *(cd->mcodeptr++) = 0xd3;
1170         emit_reg((opc),(reg));
1171 }
1172
1173
1174 void emit_shift_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1175 {
1176         if ((imm) == 1) {
1177                 *(cd->mcodeptr++) = 0xd1;
1178                 emit_reg((opc),(dreg));
1179         } else {
1180                 *(cd->mcodeptr++) = 0xc1;
1181                 emit_reg((opc),(dreg));
1182                 emit_imm8((imm));
1183         }
1184 }
1185
1186
1187 void emit_shld_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1188 {
1189         *(cd->mcodeptr++) = 0x0f;
1190         *(cd->mcodeptr++) = 0xa5;
1191         emit_reg((reg),(dreg));
1192 }
1193
1194
1195 void emit_shld_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1196 {
1197         *(cd->mcodeptr++) = 0x0f;
1198         *(cd->mcodeptr++) = 0xa4;
1199         emit_reg((reg),(dreg));
1200         emit_imm8((imm));
1201 }
1202
1203
1204 void emit_shld_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1205 {
1206         *(cd->mcodeptr++) = 0x0f;
1207         *(cd->mcodeptr++) = 0xa5;
1208         emit_membase(cd, (basereg),(disp),(reg));
1209 }
1210
1211
1212 void emit_shrd_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1213 {
1214         *(cd->mcodeptr++) = 0x0f;
1215         *(cd->mcodeptr++) = 0xad;
1216         emit_reg((reg),(dreg));
1217 }
1218
1219
1220 void emit_shrd_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1221 {
1222         *(cd->mcodeptr++) = 0x0f;
1223         *(cd->mcodeptr++) = 0xac;
1224         emit_reg((reg),(dreg));
1225         emit_imm8((imm));
1226 }
1227
1228
1229 void emit_shrd_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1230 {
1231         *(cd->mcodeptr++) = 0x0f;
1232         *(cd->mcodeptr++) = 0xad;
1233         emit_membase(cd, (basereg),(disp),(reg));
1234 }
1235
1236
1237
1238 /*
1239  * jump operations
1240  */
1241 void emit_jmp_imm(codegendata *cd, s4 imm)
1242 {
1243         *(cd->mcodeptr++) = 0xe9;
1244         emit_imm32((imm));
1245 }
1246
1247
1248 void emit_jmp_reg(codegendata *cd, s4 reg)
1249 {
1250         *(cd->mcodeptr++) = 0xff;
1251         emit_reg(4,(reg));
1252 }
1253
1254
1255 void emit_jcc(codegendata *cd, s4 opc, s4 imm)
1256 {
1257         *(cd->mcodeptr++) = 0x0f;
1258         *(cd->mcodeptr++) =  0x80 + (u1) (opc);
1259         emit_imm32((imm));
1260 }
1261
1262
1263
1264 /*
1265  * conditional set operations
1266  */
1267 void emit_setcc_reg(codegendata *cd, s4 opc, s4 reg)
1268 {
1269         *(cd->mcodeptr++) = 0x0f;
1270         *(cd->mcodeptr++) = 0x90 + (u1) (opc);
1271         emit_reg(0,(reg));
1272 }
1273
1274
1275 void emit_setcc_membase(codegendata *cd, s4 opc, s4 basereg, s4 disp)
1276 {
1277         *(cd->mcodeptr++) = 0x0f;
1278         *(cd->mcodeptr++) =  0x90 + (u1) (opc);
1279         emit_membase(cd, (basereg),(disp),0);
1280 }
1281
1282
1283 void emit_xadd_reg_mem(codegendata *cd, s4 reg, s4 mem)
1284 {
1285         *(cd->mcodeptr++) = 0x0f;
1286         *(cd->mcodeptr++) = 0xc1;
1287         emit_mem((reg),(mem));
1288 }
1289
1290
1291 void emit_neg_reg(codegendata *cd, s4 reg)
1292 {
1293         *(cd->mcodeptr++) = 0xf7;
1294         emit_reg(3,(reg));
1295 }
1296
1297
1298
1299 void emit_push_imm(codegendata *cd, s4 imm)
1300 {
1301         *(cd->mcodeptr++) = 0x68;
1302         emit_imm32((imm));
1303 }
1304
1305
1306 void emit_pop_reg(codegendata *cd, s4 reg)
1307 {
1308         *(cd->mcodeptr++) = 0x58 + (0x07 & (u1) (reg));
1309 }
1310
1311
1312 void emit_push_reg(codegendata *cd, s4 reg)
1313 {
1314         *(cd->mcodeptr++) = 0x50 + (0x07 & (u1) (reg));
1315 }
1316
1317
1318 void emit_lock(codegendata *cd)
1319 {
1320         *(cd->mcodeptr++) = 0xf0;
1321 }
1322
1323
1324 /*
1325  * call instructions
1326  */
1327 void emit_call_reg(codegendata *cd, s4 reg)
1328 {
1329         *(cd->mcodeptr++) = 0xff;
1330         emit_reg(2,(reg));
1331 }
1332
1333
1334 void emit_call_imm(codegendata *cd, s4 imm)
1335 {
1336         *(cd->mcodeptr++) = 0xe8;
1337         emit_imm32((imm));
1338 }
1339
1340
1341
1342 /*
1343  * floating point instructions
1344  */
1345 void emit_fld1(codegendata *cd)
1346 {
1347         *(cd->mcodeptr++) = 0xd9;
1348         *(cd->mcodeptr++) = 0xe8;
1349 }
1350
1351
1352 void emit_fldz(codegendata *cd)
1353 {
1354         *(cd->mcodeptr++) = 0xd9;
1355         *(cd->mcodeptr++) = 0xee;
1356 }
1357
1358
1359 void emit_fld_reg(codegendata *cd, s4 reg)
1360 {
1361         *(cd->mcodeptr++) = 0xd9;
1362         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1363 }
1364
1365
1366 void emit_flds_membase(codegendata *cd, s4 basereg, s4 disp)
1367 {
1368         *(cd->mcodeptr++) = 0xd9;
1369         emit_membase(cd, (basereg),(disp),0);
1370 }
1371
1372
1373 void emit_flds_membase32(codegendata *cd, s4 basereg, s4 disp)
1374 {
1375         *(cd->mcodeptr++) = 0xd9;
1376         emit_membase32(cd, (basereg),(disp),0);
1377 }
1378
1379
1380 void emit_fldl_membase(codegendata *cd, s4 basereg, s4 disp)
1381 {
1382         *(cd->mcodeptr++) = 0xdd;
1383         emit_membase(cd, (basereg),(disp),0);
1384 }
1385
1386
1387 void emit_fldl_membase32(codegendata *cd, s4 basereg, s4 disp)
1388 {
1389         *(cd->mcodeptr++) = 0xdd;
1390         emit_membase32(cd, (basereg),(disp),0);
1391 }
1392
1393
1394 void emit_fldt_membase(codegendata *cd, s4 basereg, s4 disp)
1395 {
1396         *(cd->mcodeptr++) = 0xdb;
1397         emit_membase(cd, (basereg),(disp),5);
1398 }
1399
1400
1401 void emit_flds_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1402 {
1403         *(cd->mcodeptr++) = 0xd9;
1404         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1405 }
1406
1407
1408 void emit_fldl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1409 {
1410         *(cd->mcodeptr++) = 0xdd;
1411         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1412 }
1413
1414
1415 void emit_flds_mem(codegendata *cd, s4 mem)
1416 {
1417         *(cd->mcodeptr++) = 0xd9;
1418         emit_mem(0,(mem));
1419 }
1420
1421
1422 void emit_fldl_mem(codegendata *cd, s4 mem)
1423 {
1424         *(cd->mcodeptr++) = 0xdd;
1425         emit_mem(0,(mem));
1426 }
1427
1428
1429 void emit_fildl_membase(codegendata *cd, s4 basereg, s4 disp)
1430 {
1431         *(cd->mcodeptr++) = 0xdb;
1432         emit_membase(cd, (basereg),(disp),0);
1433 }
1434
1435
1436 void emit_fildll_membase(codegendata *cd, s4 basereg, s4 disp)
1437 {
1438         *(cd->mcodeptr++) = 0xdf;
1439         emit_membase(cd, (basereg),(disp),5);
1440 }
1441
1442
1443 void emit_fst_reg(codegendata *cd, s4 reg)
1444 {
1445         *(cd->mcodeptr++) = 0xdd;
1446         *(cd->mcodeptr++) = 0xd0 + (0x07 & (u1) (reg));
1447 }
1448
1449
1450 void emit_fsts_membase(codegendata *cd, s4 basereg, s4 disp)
1451 {
1452         *(cd->mcodeptr++) = 0xd9;
1453         emit_membase(cd, (basereg),(disp),2);
1454 }
1455
1456
1457 void emit_fstl_membase(codegendata *cd, s4 basereg, s4 disp)
1458 {
1459         *(cd->mcodeptr++) = 0xdd;
1460         emit_membase(cd, (basereg),(disp),2);
1461 }
1462
1463
1464 void emit_fsts_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1465 {
1466         *(cd->mcodeptr++) = 0xd9;
1467         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1468 }
1469
1470
1471 void emit_fstl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1472 {
1473         *(cd->mcodeptr++) = 0xdd;
1474         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1475 }
1476
1477
1478 void emit_fstp_reg(codegendata *cd, s4 reg)
1479 {
1480         *(cd->mcodeptr++) = 0xdd;
1481         *(cd->mcodeptr++) = 0xd8 + (0x07 & (u1) (reg));
1482 }
1483
1484
1485 void emit_fstps_membase(codegendata *cd, s4 basereg, s4 disp)
1486 {
1487         *(cd->mcodeptr++) = 0xd9;
1488         emit_membase(cd, (basereg),(disp),3);
1489 }
1490
1491
1492 void emit_fstps_membase32(codegendata *cd, s4 basereg, s4 disp)
1493 {
1494         *(cd->mcodeptr++) = 0xd9;
1495         emit_membase32(cd, (basereg),(disp),3);
1496 }
1497
1498
1499 void emit_fstpl_membase(codegendata *cd, s4 basereg, s4 disp)
1500 {
1501         *(cd->mcodeptr++) = 0xdd;
1502         emit_membase(cd, (basereg),(disp),3);
1503 }
1504
1505
1506 void emit_fstpl_membase32(codegendata *cd, s4 basereg, s4 disp)
1507 {
1508         *(cd->mcodeptr++) = 0xdd;
1509         emit_membase32(cd, (basereg),(disp),3);
1510 }
1511
1512
1513 void emit_fstpt_membase(codegendata *cd, s4 basereg, s4 disp)
1514 {
1515         *(cd->mcodeptr++) = 0xdb;
1516         emit_membase(cd, (basereg),(disp),7);
1517 }
1518
1519
1520 void emit_fstps_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1521 {
1522         *(cd->mcodeptr++) = 0xd9;
1523         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1524 }
1525
1526
1527 void emit_fstpl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1528 {
1529         *(cd->mcodeptr++) = 0xdd;
1530         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1531 }
1532
1533
1534 void emit_fstps_mem(codegendata *cd, s4 mem)
1535 {
1536         *(cd->mcodeptr++) = 0xd9;
1537         emit_mem(3,(mem));
1538 }
1539
1540
1541 void emit_fstpl_mem(codegendata *cd, s4 mem)
1542 {
1543         *(cd->mcodeptr++) = 0xdd;
1544         emit_mem(3,(mem));
1545 }
1546
1547
1548 void emit_fistl_membase(codegendata *cd, s4 basereg, s4 disp)
1549 {
1550         *(cd->mcodeptr++) = 0xdb;
1551         emit_membase(cd, (basereg),(disp),2);
1552 }
1553
1554
1555 void emit_fistpl_membase(codegendata *cd, s4 basereg, s4 disp)
1556 {
1557         *(cd->mcodeptr++) = 0xdb;
1558         emit_membase(cd, (basereg),(disp),3);
1559 }
1560
1561
1562 void emit_fistpll_membase(codegendata *cd, s4 basereg, s4 disp)
1563 {
1564         *(cd->mcodeptr++) = 0xdf;
1565         emit_membase(cd, (basereg),(disp),7);
1566 }
1567
1568
1569 void emit_fchs(codegendata *cd)
1570 {
1571         *(cd->mcodeptr++) = 0xd9;
1572         *(cd->mcodeptr++) = 0xe0;
1573 }
1574
1575
1576 void emit_faddp(codegendata *cd)
1577 {
1578         *(cd->mcodeptr++) = 0xde;
1579         *(cd->mcodeptr++) = 0xc1;
1580 }
1581
1582
1583 void emit_fadd_reg_st(codegendata *cd, s4 reg)
1584 {
1585         *(cd->mcodeptr++) = 0xd8;
1586         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1587 }
1588
1589
1590 void emit_fadd_st_reg(codegendata *cd, s4 reg)
1591 {
1592         *(cd->mcodeptr++) = 0xdc;
1593         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1594 }
1595
1596
1597 void emit_faddp_st_reg(codegendata *cd, s4 reg)
1598 {
1599         *(cd->mcodeptr++) = 0xde;
1600         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1601 }
1602
1603
1604 void emit_fadds_membase(codegendata *cd, s4 basereg, s4 disp)
1605 {
1606         *(cd->mcodeptr++) = 0xd8;
1607         emit_membase(cd, (basereg),(disp),0);
1608 }
1609
1610
1611 void emit_faddl_membase(codegendata *cd, s4 basereg, s4 disp)
1612 {
1613         *(cd->mcodeptr++) = 0xdc;
1614         emit_membase(cd, (basereg),(disp),0);
1615 }
1616
1617
1618 void emit_fsub_reg_st(codegendata *cd, s4 reg)
1619 {
1620         *(cd->mcodeptr++) = 0xd8;
1621         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1622 }
1623
1624
1625 void emit_fsub_st_reg(codegendata *cd, s4 reg)
1626 {
1627         *(cd->mcodeptr++) = 0xdc;
1628         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1629 }
1630
1631
1632 void emit_fsubp_st_reg(codegendata *cd, s4 reg)
1633 {
1634         *(cd->mcodeptr++) = 0xde;
1635         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1636 }
1637
1638
1639 void emit_fsubp(codegendata *cd)
1640 {
1641         *(cd->mcodeptr++) = 0xde;
1642         *(cd->mcodeptr++) = 0xe9;
1643 }
1644
1645
1646 void emit_fsubs_membase(codegendata *cd, s4 basereg, s4 disp)
1647 {
1648         *(cd->mcodeptr++) = 0xd8;
1649         emit_membase(cd, (basereg),(disp),4);
1650 }
1651
1652
1653 void emit_fsubl_membase(codegendata *cd, s4 basereg, s4 disp)
1654 {
1655         *(cd->mcodeptr++) = 0xdc;
1656         emit_membase(cd, (basereg),(disp),4);
1657 }
1658
1659
1660 void emit_fmul_reg_st(codegendata *cd, s4 reg)
1661 {
1662         *(cd->mcodeptr++) = 0xd8;
1663         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1664 }
1665
1666
1667 void emit_fmul_st_reg(codegendata *cd, s4 reg)
1668 {
1669         *(cd->mcodeptr++) = 0xdc;
1670         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1671 }
1672
1673
1674 void emit_fmulp(codegendata *cd)
1675 {
1676         *(cd->mcodeptr++) = 0xde;
1677         *(cd->mcodeptr++) = 0xc9;
1678 }
1679
1680
1681 void emit_fmulp_st_reg(codegendata *cd, s4 reg)
1682 {
1683         *(cd->mcodeptr++) = 0xde;
1684         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1685 }
1686
1687
1688 void emit_fmuls_membase(codegendata *cd, s4 basereg, s4 disp)
1689 {
1690         *(cd->mcodeptr++) = 0xd8;
1691         emit_membase(cd, (basereg),(disp),1);
1692 }
1693
1694
1695 void emit_fmull_membase(codegendata *cd, s4 basereg, s4 disp)
1696 {
1697         *(cd->mcodeptr++) = 0xdc;
1698         emit_membase(cd, (basereg),(disp),1);
1699 }
1700
1701
1702 void emit_fdiv_reg_st(codegendata *cd, s4 reg)
1703 {
1704         *(cd->mcodeptr++) = 0xd8;
1705         *(cd->mcodeptr++) = 0xf0 + (0x07 & (u1) (reg));
1706 }
1707
1708
1709 void emit_fdiv_st_reg(codegendata *cd, s4 reg)
1710 {
1711         *(cd->mcodeptr++) = 0xdc;
1712         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1713 }
1714
1715
1716 void emit_fdivp(codegendata *cd)
1717 {
1718         *(cd->mcodeptr++) = 0xde;
1719         *(cd->mcodeptr++) = 0xf9;
1720 }
1721
1722
1723 void emit_fdivp_st_reg(codegendata *cd, s4 reg)
1724 {
1725         *(cd->mcodeptr++) = 0xde;
1726         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1727 }
1728
1729
1730 void emit_fxch(codegendata *cd)
1731 {
1732         *(cd->mcodeptr++) = 0xd9;
1733         *(cd->mcodeptr++) = 0xc9;
1734 }
1735
1736
1737 void emit_fxch_reg(codegendata *cd, s4 reg)
1738 {
1739         *(cd->mcodeptr++) = 0xd9;
1740         *(cd->mcodeptr++) = 0xc8 + (0x07 & (reg));
1741 }
1742
1743
1744 void emit_fprem(codegendata *cd)
1745 {
1746         *(cd->mcodeptr++) = 0xd9;
1747         *(cd->mcodeptr++) = 0xf8;
1748 }
1749
1750
1751 void emit_fprem1(codegendata *cd)
1752 {
1753         *(cd->mcodeptr++) = 0xd9;
1754         *(cd->mcodeptr++) = 0xf5;
1755 }
1756
1757
1758 void emit_fucom(codegendata *cd)
1759 {
1760         *(cd->mcodeptr++) = 0xdd;
1761         *(cd->mcodeptr++) = 0xe1;
1762 }
1763
1764
1765 void emit_fucom_reg(codegendata *cd, s4 reg)
1766 {
1767         *(cd->mcodeptr++) = 0xdd;
1768         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1769 }
1770
1771
1772 void emit_fucomp_reg(codegendata *cd, s4 reg)
1773 {
1774         *(cd->mcodeptr++) = 0xdd;
1775         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1776 }
1777
1778
1779 void emit_fucompp(codegendata *cd)
1780 {
1781         *(cd->mcodeptr++) = 0xda;
1782         *(cd->mcodeptr++) = 0xe9;
1783 }
1784
1785
1786 void emit_fnstsw(codegendata *cd)
1787 {
1788         *(cd->mcodeptr++) = 0xdf;
1789         *(cd->mcodeptr++) = 0xe0;
1790 }
1791
1792
1793 void emit_sahf(codegendata *cd)
1794 {
1795         *(cd->mcodeptr++) = 0x9e;
1796 }
1797
1798
1799 void emit_finit(codegendata *cd)
1800 {
1801         *(cd->mcodeptr++) = 0x9b;
1802         *(cd->mcodeptr++) = 0xdb;
1803         *(cd->mcodeptr++) = 0xe3;
1804 }
1805
1806
1807 void emit_fldcw_mem(codegendata *cd, s4 mem)
1808 {
1809         *(cd->mcodeptr++) = 0xd9;
1810         emit_mem(5,(mem));
1811 }
1812
1813
1814 void emit_fldcw_membase(codegendata *cd, s4 basereg, s4 disp)
1815 {
1816         *(cd->mcodeptr++) = 0xd9;
1817         emit_membase(cd, (basereg),(disp),5);
1818 }
1819
1820
1821 void emit_wait(codegendata *cd)
1822 {
1823         *(cd->mcodeptr++) = 0x9b;
1824 }
1825
1826
1827 void emit_ffree_reg(codegendata *cd, s4 reg)
1828 {
1829         *(cd->mcodeptr++) = 0xdd;
1830         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1831 }
1832
1833
1834 void emit_fdecstp(codegendata *cd)
1835 {
1836         *(cd->mcodeptr++) = 0xd9;
1837         *(cd->mcodeptr++) = 0xf6;
1838 }
1839
1840
1841 void emit_fincstp(codegendata *cd)
1842 {
1843         *(cd->mcodeptr++) = 0xd9;
1844         *(cd->mcodeptr++) = 0xf7;
1845 }
1846
1847
1848 /*
1849  * These are local overrides for various environment variables in Emacs.
1850  * Please do not remove this and leave it at the end of the file, where
1851  * Emacs will automagically detect them.
1852  * ---------------------------------------------------------------------
1853  * Local variables:
1854  * mode: c
1855  * indent-tabs-mode: t
1856  * c-basic-offset: 4
1857  * tab-width: 4
1858  * End:
1859  */