src/vm/jit/i386/emit.c

   1 /* src/vm/jit/i386/emit.c - i386 code emitter functions
   2
   3    Copyright (C) 1996-2005, 2006, 2007 R. Grafl, A. Krall, C. Kruegel,
   4    C. Oates, R. Obermaisser, M. Platter, M. Probst, S. Ring,
   5    E. Steiner, C. Thalinger, D. Thuernbeck, P. Tomsich, C. Ullrich,
   6    J. Wenninger, Institut f. Computersprachen - TU Wien
   7
   8    This file is part of CACAO.
   9
  10    This program is free software; you can redistribute it and/or
  11    modify it under the terms of the GNU General Public License as
  12    published by the Free Software Foundation; either version 2, or (at
  13    your option) any later version.
  14
  15    This program is distributed in the hope that it will be useful, but
  16    WITHOUT ANY WARRANTY; without even the implied warranty of
  17    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  18    General Public License for more details.
  19
  20    You should have received a copy of the GNU General Public License
  21    along with this program; if not, write to the Free Software
  22    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  23    02110-1301, USA.
  24
  25 */
  26
  27
  28 #include "config.h"
  29
  30 #include <assert.h>
  31
  32 #include "vm/types.h"
  33
  34 #include "vm/jit/i386/codegen.h"
  35 #include "vm/jit/i386/emit.h"
  36 #include "vm/jit/i386/md-abi.h"
  37
  38 #include "mm/memory.h"
  39
  40 #include "threads/lock-common.h"
  41
  42 #include "vm/exceptions.h"
  43
  44 #include "vm/jit/abi.h"
  45 #include "vm/jit/asmpart.h"
  46 #include "vm/jit/dseg.h"
  47 #include "vm/jit/emit-common.h"
  48 #include "vm/jit/jit.h"
  49 #include "vm/jit/patcher-common.h"
  50 #include "vm/jit/replace.h"
  51 #include "vm/jit/trace.h"
  52
  53 #include "vmcore/options.h"
  54 #include "vmcore/statistics.h"
  55
  56
  57 /* emit_load ******************************************************************
  58
  59    Emits a possible load of an operand.
  60
  61 *******************************************************************************/
  62
  63 inline s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
  64 {
  65         codegendata  *cd;
  66         s4            disp;
  67         s4            reg;
  68
  69         /* get required compiler data */
  70
  71         cd = jd->cd;
  72
  73         if (IS_INMEMORY(src->flags)) {
  74                 COUNT_SPILLS;
  75
  76                 disp = src->vv.regoff;
  77
  78                 switch (src->type) {
  79                 case TYPE_INT:
  80                 case TYPE_ADR:
  81                         M_ILD(tempreg, REG_SP, disp);
  82                         break;
  83                 case TYPE_LNG:
  84                         M_LLD(tempreg, REG_SP, disp);
  85                         break;
  86                 case TYPE_FLT:
  87                         M_FLD(tempreg, REG_SP, disp);
  88                         break;
  89                 case TYPE_DBL:
  90                         M_DLD(tempreg, REG_SP, disp);
  91                         break;
  92                 default:
  93                         vm_abort("emit_load: unknown type %d", src->type);
  94                 }
  95
  96                 reg = tempreg;
  97         }
  98         else
  99                 reg = src->vv.regoff;
 100
 101         return reg;
 102 }
 103
 104
 105 /* emit_load_low ************************************************************
 106
 107    Emits a possible load of the low 32-bits of an operand.
 108
 109 *******************************************************************************/
 110
 111 inline s4 emit_load_low(jitdata *jd, instruction *iptr, varinfo *src,s4 tempreg)
 112 {
 113         codegendata  *cd;
 114         s4            disp;
 115         s4            reg;
 116
 117         assert(src->type == TYPE_LNG);
 118
 119         /* get required compiler data */
 120
 121         cd = jd->cd;
 122
 123
 124         if (IS_INMEMORY(src->flags)) {
 125                 COUNT_SPILLS;
 126
 127                 disp = src->vv.regoff;
 128
 129                 M_ILD(tempreg, REG_SP, disp);
 130
 131                 reg = tempreg;
 132         }
 133         else
 134                 reg = GET_LOW_REG(src->vv.regoff);
 135
 136         return reg;
 137 }
 138
 139
 140 /* emit_load_high ***********************************************************
 141
 142    Emits a possible load of the high 32-bits of an operand.
 143
 144 *******************************************************************************/
 145
 146 inline s4 emit_load_high(jitdata *jd, instruction *iptr,varinfo *src,s4 tempreg)
 147 {
 148         codegendata  *cd;
 149         s4            disp;
 150         s4            reg;
 151
 152         /* get required compiler data */
 153
 154         assert(src->type == TYPE_LNG);
 155
 156         cd = jd->cd;
 157
 158         if (IS_INMEMORY(src->flags)) {
 159                 COUNT_SPILLS;
 160
 161                 disp = src->vv.regoff;
 162
 163                 M_ILD(tempreg, REG_SP, disp + 4);
 164
 165                 reg = tempreg;
 166         }
 167         else
 168                 reg = GET_HIGH_REG(src->vv.regoff);
 169
 170         return reg;
 171 }
 172
 173
 174 /* emit_store ******************************************************************
 175
 176    Emits a possible store of the destination operand.
 177
 178 *******************************************************************************/
 179
 180 inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 181 {
 182         codegendata  *cd;
 183         s4            disp;
 184
 185         /* get required compiler data */
 186
 187         cd = jd->cd;
 188
 189         if (IS_INMEMORY(dst->flags)) {
 190                 COUNT_SPILLS;
 191
 192                 disp = dst->vv.regoff;
 193
 194                 switch (dst->type) {
 195                 case TYPE_INT:
 196                 case TYPE_ADR:
 197                         M_IST(d, REG_SP, disp);
 198                         break;
 199                 case TYPE_LNG:
 200                         M_LST(d, REG_SP, disp);
 201                         break;
 202                 case TYPE_FLT:
 203                         M_FST(d, REG_SP, disp);
 204                         break;
 205                 case TYPE_DBL:
 206                         M_DST(d, REG_SP, disp);
 207                         break;
 208                 default:
 209                         vm_abort("emit_store: unknown type %d", dst->type);
 210                 }
 211         }
 212 }
 213
 214
 215 /* emit_store_low **************************************************************
 216
 217    Emits a possible store of the low 32-bits of the destination
 218    operand.
 219
 220 *******************************************************************************/
 221
 222 inline void emit_store_low(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 223 {
 224         codegendata  *cd;
 225
 226         assert(dst->type == TYPE_LNG);
 227
 228         /* get required compiler data */
 229
 230         cd = jd->cd;
 231
 232         if (IS_INMEMORY(dst->flags)) {
 233                 COUNT_SPILLS;
 234                 M_IST(GET_LOW_REG(d), REG_SP, dst->vv.regoff);
 235         }
 236 }
 237
 238
 239 /* emit_store_high *************************************************************
 240
 241    Emits a possible store of the high 32-bits of the destination
 242    operand.
 243
 244 *******************************************************************************/
 245
 246 inline void emit_store_high(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 247 {
 248         codegendata  *cd;
 249
 250         assert(dst->type == TYPE_LNG);
 251
 252         /* get required compiler data */
 253
 254         cd = jd->cd;
 255
 256         if (IS_INMEMORY(dst->flags)) {
 257                 COUNT_SPILLS;
 258                 M_IST(GET_HIGH_REG(d), REG_SP, dst->vv.regoff + 4);
 259         }
 260 }
 261
 262
 263 /* emit_copy *******************************************************************
 264
 265    Generates a register/memory to register/memory copy.
 266
 267 *******************************************************************************/
 268
 269 void emit_copy(jitdata *jd, instruction *iptr)
 270 {
 271         codegendata *cd;
 272         varinfo     *src;
 273         varinfo     *dst;
 274         s4           s1, d;
 275
 276         /* get required compiler data */
 277
 278         cd = jd->cd;
 279
 280         /* get source and destination variables */
 281
 282         src = VAROP(iptr->s1);
 283         dst = VAROP(iptr->dst);
 284
 285         if ((src->vv.regoff != dst->vv.regoff) ||
 286                 ((src->flags ^ dst->flags) & INMEMORY)) {
 287
 288                 if ((src->type == TYPE_RET) || (dst->type == TYPE_RET)) {
 289                         /* emit nothing, as the value won't be used anyway */
 290                         return;
 291                 }
 292
 293                 /* If one of the variables resides in memory, we can eliminate
 294                    the register move from/to the temporary register with the
 295                    order of getting the destination register and the load. */
 296
 297                 if (IS_INMEMORY(src->flags)) {
 298                         if (IS_LNG_TYPE(src->type))
 299                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP12_PACKED);
 300                         else
 301                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP1);
 302
 303                         s1 = emit_load(jd, iptr, src, d);
 304                 }
 305                 else {
 306                         if (IS_LNG_TYPE(src->type))
 307                                 s1 = emit_load(jd, iptr, src, REG_ITMP12_PACKED);
 308                         else
 309                                 s1 = emit_load(jd, iptr, src, REG_ITMP1);
 310
 311                         d = codegen_reg_of_var(iptr->opc, dst, s1);
 312                 }
 313
 314                 if (s1 != d) {
 315                         switch (src->type) {
 316                         case TYPE_INT:
 317                         case TYPE_ADR:
 318                                 M_MOV(s1, d);
 319                                 break;
 320                         case TYPE_LNG:
 321                                 M_LNGMOVE(s1, d);
 322                                 break;
 323                         case TYPE_FLT:
 324                         case TYPE_DBL:
 325 /*                              M_FMOV(s1, d); */
 326                                 break;
 327                         default:
 328                                 vm_abort("emit_copy: unknown type %d", src->type);
 329                         }
 330                 }
 331
 332                 emit_store(jd, iptr, dst, d);
 333         }
 334 }
 335
 336
 337 /* emit_branch *****************************************************************
 338
 339    Emits the code for conditional and unconditional branchs.
 340
 341 *******************************************************************************/
 342
 343 void emit_branch(codegendata *cd, s4 disp, s4 condition, s4 reg, u4 options)
 344 {
 345         s4 branchdisp;
 346
 347         /* ATTENTION: a displacement overflow cannot happen */
 348
 349         /* check which branch to generate */
 350
 351         if (condition == BRANCH_UNCONDITIONAL) {
 352
 353                 /* calculate the different displacements */
 354
 355                 branchdisp = disp - BRANCH_UNCONDITIONAL_SIZE;
 356
 357                 M_JMP_IMM(branchdisp);
 358         }
 359         else {
 360                 /* calculate the different displacements */
 361
 362                 branchdisp = disp - BRANCH_CONDITIONAL_SIZE;
 363
 364                 switch (condition) {
 365                 case BRANCH_EQ:
 366                         M_BEQ(branchdisp);
 367                         break;
 368                 case BRANCH_NE:
 369                         M_BNE(branchdisp);
 370                         break;
 371                 case BRANCH_LT:
 372                         M_BLT(branchdisp);
 373                         break;
 374                 case BRANCH_GE:
 375                         M_BGE(branchdisp);
 376                         break;
 377                 case BRANCH_GT:
 378                         M_BGT(branchdisp);
 379                         break;
 380                 case BRANCH_LE:
 381                         M_BLE(branchdisp);
 382                         break;
 383                 case BRANCH_ULT:
 384                         M_BB(branchdisp);
 385                         break;
 386                 case BRANCH_ULE:
 387                         M_BBE(branchdisp);
 388                         break;
 389                 case BRANCH_UGE:
 390                         M_BAE(branchdisp);
 391                         break;
 392                 case BRANCH_UGT:
 393                         M_BA(branchdisp);
 394                         break;
 395                 default:
 396                         vm_abort("emit_branch: unknown condition %d", condition);
 397                 }
 398         }
 399 }
 400
 401
 402 /* emit_arithmetic_check *******************************************************
 403
 404    Emit an ArithmeticException check.
 405
 406 *******************************************************************************/
 407
 408 void emit_arithmetic_check(codegendata *cd, instruction *iptr, s4 reg)
 409 {
 410         if (INSTRUCTION_MUST_CHECK(iptr)) {
 411                 M_TEST(reg);
 412                 M_BNE(6);
 413                 M_ALD_MEM(reg, EXCEPTION_HARDWARE_ARITHMETIC);
 414         }
 415 }
 416
 417
 418 /* emit_arrayindexoutofbounds_check ********************************************
 419
 420    Emit a ArrayIndexOutOfBoundsException check.
 421
 422 *******************************************************************************/
 423
 424 void emit_arrayindexoutofbounds_check(codegendata *cd, instruction *iptr, s4 s1, s4 s2)
 425 {
 426         if (INSTRUCTION_MUST_CHECK(iptr)) {
 427         M_ILD(REG_ITMP3, s1, OFFSET(java_array_t, size));
 428         M_CMP(REG_ITMP3, s2);
 429         M_BB(6);
 430                 M_ALD_MEM(s2, EXCEPTION_HARDWARE_ARRAYINDEXOUTOFBOUNDS);
 431         }
 432 }
 433
 434
 435 /* emit_arraystore_check *******************************************************
 436
 437    Emit an ArrayStoreException check.
 438
 439 *******************************************************************************/
 440
 441 void emit_arraystore_check(codegendata *cd, instruction *iptr)
 442 {
 443         if (INSTRUCTION_MUST_CHECK(iptr)) {
 444                 M_TEST(REG_RESULT);
 445                 M_BNE(6);
 446                 M_ALD_MEM(REG_RESULT, EXCEPTION_HARDWARE_ARRAYSTORE);
 447         }
 448 }
 449
 450
 451 /* emit_classcast_check ********************************************************
 452
 453    Emit a ClassCastException check.
 454
 455 *******************************************************************************/
 456
 457 void emit_classcast_check(codegendata *cd, instruction *iptr, s4 condition, s4 reg, s4 s1)
 458 {
 459         if (INSTRUCTION_MUST_CHECK(iptr)) {
 460                 switch (condition) {
 461                 case BRANCH_LE:
 462                         M_BGT(6);
 463                         break;
 464                 case BRANCH_EQ:
 465                         M_BNE(6);
 466                         break;
 467                 case BRANCH_ULE:
 468                         M_BBE(6);
 469                         break;
 470                 default:
 471                         vm_abort("emit_classcast_check: unknown condition %d", condition);
 472                 }
 473                 M_ALD_MEM(s1, EXCEPTION_HARDWARE_CLASSCAST);
 474         }
 475 }
 476
 477
 478 /* emit_nullpointer_check ******************************************************
 479
 480    Emit a NullPointerException check.
 481
 482 *******************************************************************************/
 483
 484 void emit_nullpointer_check(codegendata *cd, instruction *iptr, s4 reg)
 485 {
 486         if (INSTRUCTION_MUST_CHECK(iptr)) {
 487                 M_TEST(reg);
 488                 M_BNE(6);
 489                 M_ALD_MEM(reg, EXCEPTION_HARDWARE_NULLPOINTER);
 490         }
 491 }
 492
 493
 494 /* emit_exception_check ********************************************************
 495
 496    Emit an Exception check.
 497
 498 *******************************************************************************/
 499
 500 void emit_exception_check(codegendata *cd, instruction *iptr)
 501 {
 502         if (INSTRUCTION_MUST_CHECK(iptr)) {
 503                 M_TEST(REG_RESULT);
 504                 M_BNE(6);
 505                 M_ALD_MEM(REG_RESULT, EXCEPTION_HARDWARE_EXCEPTION);
 506         }
 507 }
 508
 509
 510 /* emit_trap_compiler **********************************************************
 511
 512    Emit a trap instruction which calls the JIT compiler.
 513
 514 *******************************************************************************/
 515
 516 void emit_trap_compiler(codegendata *cd)
 517 {
 518         M_ALD_MEM(REG_METHODPTR, EXCEPTION_HARDWARE_COMPILER);
 519 }
 520
 521
 522 /* emit_trap *******************************************************************
 523
 524    Emit a trap instruction and return the original machine code.
 525
 526 *******************************************************************************/
 527
 528 uint32_t emit_trap(codegendata *cd)
 529 {
 530         uint16_t mcode;
 531
 532         /* Get machine code which is patched back in later. The
 533            trap is 2 bytes long. */
 534
 535         mcode = *((uint16_t *) cd->mcodeptr);
 536
 537 #if 0
 538         /* XXX this breaks GDB, so we disable it for now */
 539         *(cd->mcodeptr++) = 0xcc;
 540         M_INT3;
 541 #else
 542         M_UD2;
 543 #endif
 544
 545         return (uint32_t) mcode;
 546 }
 547
 548
 549 /* emit_verbosecall_enter ******************************************************
 550
 551    Generates the code for the call trace.
 552
 553 *******************************************************************************/
 554
 555 #if !defined(NDEBUG)
 556 void emit_verbosecall_enter(jitdata *jd)
 557 {
 558         methodinfo   *m;
 559         codegendata  *cd;
 560         registerdata *rd;
 561         methoddesc   *md;
 562         int32_t       stackframesize;
 563         int           i;
 564
 565         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 566                 return;
 567
 568         /* get required compiler data */
 569
 570         m  = jd->m;
 571         cd = jd->cd;
 572         rd = jd->rd;
 573
 574         md = m->parseddesc;
 575
 576         /* mark trace code */
 577
 578         M_NOP;
 579
 580         /* keep stack 16-byte aligned */
 581
 582         stackframesize = 2 + TMP_CNT;
 583         ALIGN_2(stackframesize);
 584
 585         M_ASUB_IMM(stackframesize * 8, REG_SP);
 586
 587         /* save temporary registers for leaf methods */
 588
 589         if (jd->isleafmethod) {
 590                 for (i = 0; i < INT_TMP_CNT; i++)
 591                         M_IST(rd->tmpintregs[i], REG_SP, (2 + i) * 8);
 592         }
 593
 594         /* no argument registers to save */
 595
 596         M_AST_IMM(m, REG_SP, 0 * 4);
 597         M_AST_IMM(0, REG_SP, 1 * 4);
 598         M_AST(REG_SP, REG_SP, 2 * 4);
 599         M_IADD_IMM_MEMBASE(stackframesize * 8 + cd->stackframesize * 8 + 4, REG_SP, 2 * 4);
 600         M_MOV_IMM(trace_java_call_enter, REG_ITMP1);
 601         M_CALL(REG_ITMP1);
 602
 603         /* no argument registers to restore */
 604
 605         /* restore temporary registers for leaf methods */
 606
 607         if (jd->isleafmethod) {
 608                 for (i = 0; i < INT_TMP_CNT; i++)
 609                         M_ILD(rd->tmpintregs[i], REG_SP, (2 + i) * 8);
 610         }
 611
 612         M_AADD_IMM(stackframesize * 8, REG_SP);
 613
 614         /* mark trace code */
 615
 616         M_NOP;
 617 }
 618 #endif /* !defined(NDEBUG) */
 619
 620
 621 /* emit_verbosecall_exit *******************************************************
 622
 623    Generates the code for the call trace.
 624
 625 *******************************************************************************/
 626
 627 #if !defined(NDEBUG)
 628 void emit_verbosecall_exit(jitdata *jd)
 629 {
 630         methodinfo   *m;
 631         codegendata  *cd;
 632         registerdata *rd;
 633         methoddesc   *md;
 634
 635         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 636                 return;
 637
 638         /* get required compiler data */
 639
 640         m  = jd->m;
 641         cd = jd->cd;
 642         rd = jd->rd;
 643
 644         md = m->parseddesc;
 645
 646         /* mark trace code */
 647
 648         M_NOP;
 649
 650         /* keep stack 16-byte aligned */
 651
 652         M_ASUB_IMM(4 + 4 + 8, REG_SP);
 653
 654         /* save return value */
 655
 656         switch (md->returntype.type) {
 657         case TYPE_ADR:
 658         case TYPE_INT:
 659                 M_IST(REG_RESULT, REG_SP, 2 * 4);
 660                 break;
 661         case TYPE_LNG:
 662                 M_LST(REG_RESULT_PACKED, REG_SP, 2 * 4);
 663                 break;
 664         case TYPE_FLT:
 665                 M_FSTNP(REG_NULL, REG_SP, 2 * 4);
 666                 break;
 667         case TYPE_DBL:
 668                 M_DSTNP(REG_NULL, REG_SP, 2 * 4);
 669                 break;
 670         }
 671
 672         M_AST_IMM(m, REG_SP, 0 * 4);
 673         M_AST(REG_SP, REG_SP, 1 * 4);
 674         M_IADD_IMM_MEMBASE(2 * 4, REG_SP, 1 * 4);
 675         M_MOV_IMM(trace_java_call_exit, REG_ITMP1);
 676         M_CALL(REG_ITMP1);
 677
 678         /* restore return value */
 679
 680         switch (md->returntype.type) {
 681         case TYPE_ADR:
 682         case TYPE_INT:
 683                 M_ILD(REG_RESULT, REG_SP, 2 * 4);
 684                 break;
 685         case TYPE_LNG:
 686                 M_LLD(REG_RESULT_PACKED, REG_SP, 2 * 4);
 687                 break;
 688         }
 689
 690         M_AADD_IMM(4 + 4 + 8, REG_SP);
 691
 692         /* mark trace code */
 693
 694         M_NOP;
 695 }
 696 #endif /* !defined(NDEBUG) */
 697
 698
 699 /* code generation functions **************************************************/
 700
 701 static void emit_membase(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 702 {
 703         if (basereg == ESP) {
 704                 if (disp == 0) {
 705                         emit_address_byte(0, dreg, ESP);
 706                         emit_address_byte(0, ESP, ESP);
 707                 }
 708                 else if (IS_IMM8(disp)) {
 709                         emit_address_byte(1, dreg, ESP);
 710                         emit_address_byte(0, ESP, ESP);
 711                         emit_imm8(disp);
 712                 }
 713                 else {
 714                         emit_address_byte(2, dreg, ESP);
 715                         emit_address_byte(0, ESP, ESP);
 716                         emit_imm32(disp);
 717                 }
 718         }
 719         else if ((disp == 0) && (basereg != EBP)) {
 720                 emit_address_byte(0, dreg, basereg);
 721         }
 722         else if (IS_IMM8(disp)) {
 723                 emit_address_byte(1, dreg, basereg);
 724                 emit_imm8(disp);
 725         }
 726         else {
 727                 emit_address_byte(2, dreg, basereg);
 728                 emit_imm32(disp);
 729         }
 730 }
 731
 732
 733 static void emit_membase32(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 734 {
 735         if (basereg == ESP) {
 736                 emit_address_byte(2, dreg, ESP);
 737                 emit_address_byte(0, ESP, ESP);
 738                 emit_imm32(disp);
 739         }
 740         else {
 741                 emit_address_byte(2, dreg, basereg);
 742                 emit_imm32(disp);
 743         }
 744 }
 745
 746
 747 static void emit_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 748 {
 749         if (basereg == -1) {
 750                 emit_address_byte(0, reg, 4);
 751                 emit_address_byte(scale, indexreg, 5);
 752                 emit_imm32(disp);
 753         }
 754         else if ((disp == 0) && (basereg != EBP)) {
 755                 emit_address_byte(0, reg, 4);
 756                 emit_address_byte(scale, indexreg, basereg);
 757         }
 758         else if (IS_IMM8(disp)) {
 759                 emit_address_byte(1, reg, 4);
 760                 emit_address_byte(scale, indexreg, basereg);
 761                 emit_imm8(disp);
 762         }
 763         else {
 764                 emit_address_byte(2, reg, 4);
 765                 emit_address_byte(scale, indexreg, basereg);
 766                 emit_imm32(disp);
 767         }
 768 }
 769
 770
 771 /* low-level code emitter functions *******************************************/
 772
 773 void emit_mov_reg_reg(codegendata *cd, s4 reg, s4 dreg)
 774 {
 775         COUNT(count_mov_reg_reg);
 776         *(cd->mcodeptr++) = 0x89;
 777         emit_reg((reg),(dreg));
 778 }
 779
 780
 781 void emit_mov_imm_reg(codegendata *cd, s4 imm, s4 reg)
 782 {
 783         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
 784         emit_imm32((imm));
 785 }
 786
 787
 788 void emit_movb_imm_reg(codegendata *cd, s4 imm, s4 reg)
 789 {
 790         *(cd->mcodeptr++) = 0xc6;
 791         emit_reg(0,(reg));
 792         emit_imm8((imm));
 793 }
 794
 795
 796 void emit_mov_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 797 {
 798         COUNT(count_mov_mem_reg);
 799         *(cd->mcodeptr++) = 0x8b;
 800         emit_membase(cd, (basereg),(disp),(reg));
 801 }
 802
 803
 804 /*
 805  * this one is for INVOKEVIRTUAL/INVOKEINTERFACE to have a
 806  * constant membase immediate length of 32bit
 807  */
 808 void emit_mov_membase32_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 809 {
 810         COUNT(count_mov_mem_reg);
 811         *(cd->mcodeptr++) = 0x8b;
 812         emit_membase32(cd, (basereg),(disp),(reg));
 813 }
 814
 815
 816 void emit_mov_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 817 {
 818         COUNT(count_mov_reg_mem);
 819         *(cd->mcodeptr++) = 0x89;
 820         emit_membase(cd, (basereg),(disp),(reg));
 821 }
 822
 823
 824 void emit_mov_reg_membase32(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 825 {
 826         COUNT(count_mov_reg_mem);
 827         *(cd->mcodeptr++) = 0x89;
 828         emit_membase32(cd, (basereg),(disp),(reg));
 829 }
 830
 831
 832 void emit_mov_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 833 {
 834         COUNT(count_mov_mem_reg);
 835         *(cd->mcodeptr++) = 0x8b;
 836         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 837 }
 838
 839
 840 void emit_mov_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 841 {
 842         COUNT(count_mov_reg_mem);
 843         *(cd->mcodeptr++) = 0x89;
 844         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 845 }
 846
 847
 848 void emit_movw_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 849 {
 850         COUNT(count_mov_reg_mem);
 851         *(cd->mcodeptr++) = 0x66;
 852         *(cd->mcodeptr++) = 0x89;
 853         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 854 }
 855
 856
 857 void emit_movb_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 858 {
 859         COUNT(count_mov_reg_mem);
 860         *(cd->mcodeptr++) = 0x88;
 861         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 862 }
 863
 864
 865 void emit_mov_reg_mem(codegendata *cd, s4 reg, s4 mem)
 866 {
 867         COUNT(count_mov_reg_mem);
 868         *(cd->mcodeptr++) = 0x89;
 869         emit_mem((reg),(mem));
 870 }
 871
 872
 873 void emit_mov_mem_reg(codegendata *cd, s4 mem, s4 dreg)
 874 {
 875         COUNT(count_mov_mem_reg);
 876         *(cd->mcodeptr++) = 0x8b;
 877         emit_mem((dreg),(mem));
 878 }
 879
 880
 881 void emit_mov_imm_mem(codegendata *cd, s4 imm, s4 mem)
 882 {
 883         *(cd->mcodeptr++) = 0xc7;
 884         emit_mem(0, mem);
 885         emit_imm32(imm);
 886 }
 887
 888
 889 void emit_mov_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 890 {
 891         *(cd->mcodeptr++) = 0xc7;
 892         emit_membase(cd, (basereg),(disp),0);
 893         emit_imm32((imm));
 894 }
 895
 896
 897 void emit_mov_imm_membase32(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 898 {
 899         *(cd->mcodeptr++) = 0xc7;
 900         emit_membase32(cd, (basereg),(disp),0);
 901         emit_imm32((imm));
 902 }
 903
 904
 905 void emit_movb_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 906 {
 907         *(cd->mcodeptr++) = 0xc6;
 908         emit_membase(cd, (basereg),(disp),0);
 909         emit_imm8((imm));
 910 }
 911
 912
 913 void emit_movsbl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 914 {
 915         COUNT(count_mov_mem_reg);
 916         *(cd->mcodeptr++) = 0x0f;
 917         *(cd->mcodeptr++) = 0xbe;
 918         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 919 }
 920
 921
 922 void emit_movswl_reg_reg(codegendata *cd, s4 a, s4 b)
 923 {
 924         *(cd->mcodeptr++) = 0x0f;
 925         *(cd->mcodeptr++) = 0xbf;
 926         emit_reg((b),(a));
 927 }
 928
 929
 930 void emit_movswl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 931 {
 932         COUNT(count_mov_mem_reg);
 933         *(cd->mcodeptr++) = 0x0f;
 934         *(cd->mcodeptr++) = 0xbf;
 935         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 936 }
 937
 938
 939 void emit_movzwl_reg_reg(codegendata *cd, s4 a, s4 b)
 940 {
 941         *(cd->mcodeptr++) = 0x0f;
 942         *(cd->mcodeptr++) = 0xb7;
 943         emit_reg((b),(a));
 944 }
 945
 946
 947 void emit_movzwl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 948 {
 949         COUNT(count_mov_mem_reg);
 950         *(cd->mcodeptr++) = 0x0f;
 951         *(cd->mcodeptr++) = 0xb7;
 952         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 953 }
 954
 955
 956 void emit_mov_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 957 {
 958         *(cd->mcodeptr++) = 0xc7;
 959         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 960         emit_imm32((imm));
 961 }
 962
 963
 964 void emit_movw_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 965 {
 966         *(cd->mcodeptr++) = 0x66;
 967         *(cd->mcodeptr++) = 0xc7;
 968         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 969         emit_imm16((imm));
 970 }
 971
 972
 973 void emit_movb_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 974 {
 975         *(cd->mcodeptr++) = 0xc6;
 976         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 977         emit_imm8((imm));
 978 }
 979
 980
 981 /*
 982  * alu operations
 983  */
 984 void emit_alu_reg_reg(codegendata *cd, s4 opc, s4 reg, s4 dreg)
 985 {
 986         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
 987         emit_reg((reg),(dreg));
 988 }
 989
 990
 991 void emit_alu_reg_membase(codegendata *cd, s4 opc, s4 reg, s4 basereg, s4 disp)
 992 {
 993         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
 994         emit_membase(cd, (basereg),(disp),(reg));
 995 }
 996
 997
 998 void emit_alu_membase_reg(codegendata *cd, s4 opc, s4 basereg, s4 disp, s4 reg)
 999 {
1000         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 3;
1001         emit_membase(cd, (basereg),(disp),(reg));
1002 }
1003
1004
1005 void emit_alu_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1006 {
1007         if (IS_IMM8(imm)) {
1008                 *(cd->mcodeptr++) = 0x83;
1009                 emit_reg((opc),(dreg));
1010                 emit_imm8((imm));
1011         } else {
1012                 *(cd->mcodeptr++) = 0x81;
1013                 emit_reg((opc),(dreg));
1014                 emit_imm32((imm));
1015         }
1016 }
1017
1018
1019 void emit_alu_imm32_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1020 {
1021         *(cd->mcodeptr++) = 0x81;
1022         emit_reg((opc),(dreg));
1023         emit_imm32((imm));
1024 }
1025
1026
1027 void emit_alu_imm_membase(codegendata *cd, s4 opc, s4 imm, s4 basereg, s4 disp)
1028 {
1029         if (IS_IMM8(imm)) {
1030                 *(cd->mcodeptr++) = 0x83;
1031                 emit_membase(cd, (basereg),(disp),(opc));
1032                 emit_imm8((imm));
1033         } else {
1034                 *(cd->mcodeptr++) = 0x81;
1035                 emit_membase(cd, (basereg),(disp),(opc));
1036                 emit_imm32((imm));
1037         }
1038 }
1039
1040
1041 void emit_alu_imm_memabs(codegendata *cd, s4 opc, s4 imm, s4 disp)
1042 {
1043         if (IS_IMM8(imm)) {
1044                 *(cd->mcodeptr++) = 0x83;
1045                 emit_mem(opc, disp);
1046                 emit_imm8((imm));
1047         } else {
1048                 *(cd->mcodeptr++) = 0x81;
1049                 emit_mem(opc, disp);
1050                 emit_imm32((imm));
1051         }
1052 }
1053
1054
1055 void emit_test_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1056 {
1057         *(cd->mcodeptr++) = 0x85;
1058         emit_reg((reg),(dreg));
1059 }
1060
1061
1062 void emit_test_imm_reg(codegendata *cd, s4 imm, s4 reg)
1063 {
1064         *(cd->mcodeptr++) = 0xf7;
1065         emit_reg(0,(reg));
1066         emit_imm32((imm));
1067 }
1068
1069
1070
1071 /*
1072  * inc, dec operations
1073  */
1074 void emit_dec_mem(codegendata *cd, s4 mem)
1075 {
1076         *(cd->mcodeptr++) = 0xff;
1077         emit_mem(1,(mem));
1078 }
1079
1080
1081 void emit_imul_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1082 {
1083         *(cd->mcodeptr++) = 0x0f;
1084         *(cd->mcodeptr++) = 0xaf;
1085         emit_reg((dreg),(reg));
1086 }
1087
1088
1089 void emit_imul_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
1090 {
1091         *(cd->mcodeptr++) = 0x0f;
1092         *(cd->mcodeptr++) = 0xaf;
1093         emit_membase(cd, (basereg),(disp),(dreg));
1094 }
1095
1096
1097 void emit_imul_imm_reg(codegendata *cd, s4 imm, s4 dreg)
1098 {
1099         if (IS_IMM8((imm))) {
1100                 *(cd->mcodeptr++) = 0x6b;
1101                 emit_reg(0,(dreg));
1102                 emit_imm8((imm));
1103         } else {
1104                 *(cd->mcodeptr++) = 0x69;
1105                 emit_reg(0,(dreg));
1106                 emit_imm32((imm));
1107         }
1108 }
1109
1110
1111 void emit_imul_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1112 {
1113         if (IS_IMM8((imm))) {
1114                 *(cd->mcodeptr++) = 0x6b;
1115                 emit_reg((dreg),(reg));
1116                 emit_imm8((imm));
1117         } else {
1118                 *(cd->mcodeptr++) = 0x69;
1119                 emit_reg((dreg),(reg));
1120                 emit_imm32((imm));
1121         }
1122 }
1123
1124
1125 void emit_imul_imm_membase_reg(codegendata *cd, s4 imm, s4 basereg, s4 disp, s4 dreg)
1126 {
1127         if (IS_IMM8((imm))) {
1128                 *(cd->mcodeptr++) = 0x6b;
1129                 emit_membase(cd, (basereg),(disp),(dreg));
1130                 emit_imm8((imm));
1131         } else {
1132                 *(cd->mcodeptr++) = 0x69;
1133                 emit_membase(cd, (basereg),(disp),(dreg));
1134                 emit_imm32((imm));
1135         }
1136 }
1137
1138
1139 void emit_mul_reg(codegendata *cd, s4 reg)
1140 {
1141         *(cd->mcodeptr++) = 0xf7;
1142         emit_reg(4, reg);
1143 }
1144
1145
1146 void emit_mul_membase(codegendata *cd, s4 basereg, s4 disp)
1147 {
1148         *(cd->mcodeptr++) = 0xf7;
1149         emit_membase(cd, (basereg),(disp),4);
1150 }
1151
1152
1153 void emit_idiv_reg(codegendata *cd, s4 reg)
1154 {
1155         *(cd->mcodeptr++) = 0xf7;
1156         emit_reg(7,(reg));
1157 }
1158
1159
1160
1161 /*
1162  * shift ops
1163  */
1164 void emit_shift_reg(codegendata *cd, s4 opc, s4 reg)
1165 {
1166         *(cd->mcodeptr++) = 0xd3;
1167         emit_reg((opc),(reg));
1168 }
1169
1170
1171 void emit_shift_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1172 {
1173         if ((imm) == 1) {
1174                 *(cd->mcodeptr++) = 0xd1;
1175                 emit_reg((opc),(dreg));
1176         } else {
1177                 *(cd->mcodeptr++) = 0xc1;
1178                 emit_reg((opc),(dreg));
1179                 emit_imm8((imm));
1180         }
1181 }
1182
1183
1184 void emit_shld_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1185 {
1186         *(cd->mcodeptr++) = 0x0f;
1187         *(cd->mcodeptr++) = 0xa5;
1188         emit_reg((reg),(dreg));
1189 }
1190
1191
1192 void emit_shld_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1193 {
1194         *(cd->mcodeptr++) = 0x0f;
1195         *(cd->mcodeptr++) = 0xa4;
1196         emit_reg((reg),(dreg));
1197         emit_imm8((imm));
1198 }
1199
1200
1201 void emit_shld_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1202 {
1203         *(cd->mcodeptr++) = 0x0f;
1204         *(cd->mcodeptr++) = 0xa5;
1205         emit_membase(cd, (basereg),(disp),(reg));
1206 }
1207
1208
1209 void emit_shrd_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1210 {
1211         *(cd->mcodeptr++) = 0x0f;
1212         *(cd->mcodeptr++) = 0xad;
1213         emit_reg((reg),(dreg));
1214 }
1215
1216
1217 void emit_shrd_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1218 {
1219         *(cd->mcodeptr++) = 0x0f;
1220         *(cd->mcodeptr++) = 0xac;
1221         emit_reg((reg),(dreg));
1222         emit_imm8((imm));
1223 }
1224
1225
1226 void emit_shrd_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1227 {
1228         *(cd->mcodeptr++) = 0x0f;
1229         *(cd->mcodeptr++) = 0xad;
1230         emit_membase(cd, (basereg),(disp),(reg));
1231 }
1232
1233
1234
1235 /*
1236  * jump operations
1237  */
1238 void emit_jmp_imm(codegendata *cd, s4 imm)
1239 {
1240         *(cd->mcodeptr++) = 0xe9;
1241         emit_imm32((imm));
1242 }
1243
1244
1245 void emit_jmp_reg(codegendata *cd, s4 reg)
1246 {
1247         *(cd->mcodeptr++) = 0xff;
1248         emit_reg(4,(reg));
1249 }
1250
1251
1252 void emit_jcc(codegendata *cd, s4 opc, s4 imm)
1253 {
1254         *(cd->mcodeptr++) = 0x0f;
1255         *(cd->mcodeptr++) =  0x80 + (u1) (opc);
1256         emit_imm32((imm));
1257 }
1258
1259
1260
1261 /*
1262  * conditional set operations
1263  */
1264 void emit_setcc_reg(codegendata *cd, s4 opc, s4 reg)
1265 {
1266         *(cd->mcodeptr++) = 0x0f;
1267         *(cd->mcodeptr++) = 0x90 + (u1) (opc);
1268         emit_reg(0,(reg));
1269 }
1270
1271
1272 void emit_setcc_membase(codegendata *cd, s4 opc, s4 basereg, s4 disp)
1273 {
1274         *(cd->mcodeptr++) = 0x0f;
1275         *(cd->mcodeptr++) =  0x90 + (u1) (opc);
1276         emit_membase(cd, (basereg),(disp),0);
1277 }
1278
1279
1280 void emit_xadd_reg_mem(codegendata *cd, s4 reg, s4 mem)
1281 {
1282         *(cd->mcodeptr++) = 0x0f;
1283         *(cd->mcodeptr++) = 0xc1;
1284         emit_mem((reg),(mem));
1285 }
1286
1287
1288 void emit_neg_reg(codegendata *cd, s4 reg)
1289 {
1290         *(cd->mcodeptr++) = 0xf7;
1291         emit_reg(3,(reg));
1292 }
1293
1294
1295
1296 void emit_push_imm(codegendata *cd, s4 imm)
1297 {
1298         *(cd->mcodeptr++) = 0x68;
1299         emit_imm32((imm));
1300 }
1301
1302
1303 void emit_pop_reg(codegendata *cd, s4 reg)
1304 {
1305         *(cd->mcodeptr++) = 0x58 + (0x07 & (u1) (reg));
1306 }
1307
1308
1309 void emit_push_reg(codegendata *cd, s4 reg)
1310 {
1311         *(cd->mcodeptr++) = 0x50 + (0x07 & (u1) (reg));
1312 }
1313
1314
1315 void emit_lock(codegendata *cd)
1316 {
1317         *(cd->mcodeptr++) = 0xf0;
1318 }
1319
1320
1321 /*
1322  * call instructions
1323  */
1324 void emit_call_reg(codegendata *cd, s4 reg)
1325 {
1326         *(cd->mcodeptr++) = 0xff;
1327         emit_reg(2,(reg));
1328 }
1329
1330
1331 void emit_call_imm(codegendata *cd, s4 imm)
1332 {
1333         *(cd->mcodeptr++) = 0xe8;
1334         emit_imm32((imm));
1335 }
1336
1337
1338
1339 /*
1340  * floating point instructions
1341  */
1342 void emit_fld1(codegendata *cd)
1343 {
1344         *(cd->mcodeptr++) = 0xd9;
1345         *(cd->mcodeptr++) = 0xe8;
1346 }
1347
1348
1349 void emit_fldz(codegendata *cd)
1350 {
1351         *(cd->mcodeptr++) = 0xd9;
1352         *(cd->mcodeptr++) = 0xee;
1353 }
1354
1355
1356 void emit_fld_reg(codegendata *cd, s4 reg)
1357 {
1358         *(cd->mcodeptr++) = 0xd9;
1359         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1360 }
1361
1362
1363 void emit_flds_membase(codegendata *cd, s4 basereg, s4 disp)
1364 {
1365         *(cd->mcodeptr++) = 0xd9;
1366         emit_membase(cd, (basereg),(disp),0);
1367 }
1368
1369
1370 void emit_flds_membase32(codegendata *cd, s4 basereg, s4 disp)
1371 {
1372         *(cd->mcodeptr++) = 0xd9;
1373         emit_membase32(cd, (basereg),(disp),0);
1374 }
1375
1376
1377 void emit_fldl_membase(codegendata *cd, s4 basereg, s4 disp)
1378 {
1379         *(cd->mcodeptr++) = 0xdd;
1380         emit_membase(cd, (basereg),(disp),0);
1381 }
1382
1383
1384 void emit_fldl_membase32(codegendata *cd, s4 basereg, s4 disp)
1385 {
1386         *(cd->mcodeptr++) = 0xdd;
1387         emit_membase32(cd, (basereg),(disp),0);
1388 }
1389
1390
1391 void emit_fldt_membase(codegendata *cd, s4 basereg, s4 disp)
1392 {
1393         *(cd->mcodeptr++) = 0xdb;
1394         emit_membase(cd, (basereg),(disp),5);
1395 }
1396
1397
1398 void emit_flds_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1399 {
1400         *(cd->mcodeptr++) = 0xd9;
1401         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1402 }
1403
1404
1405 void emit_fldl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1406 {
1407         *(cd->mcodeptr++) = 0xdd;
1408         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1409 }
1410
1411
1412 void emit_flds_mem(codegendata *cd, s4 mem)
1413 {
1414         *(cd->mcodeptr++) = 0xd9;
1415         emit_mem(0,(mem));
1416 }
1417
1418
1419 void emit_fldl_mem(codegendata *cd, s4 mem)
1420 {
1421         *(cd->mcodeptr++) = 0xdd;
1422         emit_mem(0,(mem));
1423 }
1424
1425
1426 void emit_fildl_membase(codegendata *cd, s4 basereg, s4 disp)
1427 {
1428         *(cd->mcodeptr++) = 0xdb;
1429         emit_membase(cd, (basereg),(disp),0);
1430 }
1431
1432
1433 void emit_fildll_membase(codegendata *cd, s4 basereg, s4 disp)
1434 {
1435         *(cd->mcodeptr++) = 0xdf;
1436         emit_membase(cd, (basereg),(disp),5);
1437 }
1438
1439
1440 void emit_fst_reg(codegendata *cd, s4 reg)
1441 {
1442         *(cd->mcodeptr++) = 0xdd;
1443         *(cd->mcodeptr++) = 0xd0 + (0x07 & (u1) (reg));
1444 }
1445
1446
1447 void emit_fsts_membase(codegendata *cd, s4 basereg, s4 disp)
1448 {
1449         *(cd->mcodeptr++) = 0xd9;
1450         emit_membase(cd, (basereg),(disp),2);
1451 }
1452
1453
1454 void emit_fstl_membase(codegendata *cd, s4 basereg, s4 disp)
1455 {
1456         *(cd->mcodeptr++) = 0xdd;
1457         emit_membase(cd, (basereg),(disp),2);
1458 }
1459
1460
1461 void emit_fsts_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1462 {
1463         *(cd->mcodeptr++) = 0xd9;
1464         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1465 }
1466
1467
1468 void emit_fstl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1469 {
1470         *(cd->mcodeptr++) = 0xdd;
1471         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1472 }
1473
1474
1475 void emit_fstp_reg(codegendata *cd, s4 reg)
1476 {
1477         *(cd->mcodeptr++) = 0xdd;
1478         *(cd->mcodeptr++) = 0xd8 + (0x07 & (u1) (reg));
1479 }
1480
1481
1482 void emit_fstps_membase(codegendata *cd, s4 basereg, s4 disp)
1483 {
1484         *(cd->mcodeptr++) = 0xd9;
1485         emit_membase(cd, (basereg),(disp),3);
1486 }
1487
1488
1489 void emit_fstps_membase32(codegendata *cd, s4 basereg, s4 disp)
1490 {
1491         *(cd->mcodeptr++) = 0xd9;
1492         emit_membase32(cd, (basereg),(disp),3);
1493 }
1494
1495
1496 void emit_fstpl_membase(codegendata *cd, s4 basereg, s4 disp)
1497 {
1498         *(cd->mcodeptr++) = 0xdd;
1499         emit_membase(cd, (basereg),(disp),3);
1500 }
1501
1502
1503 void emit_fstpl_membase32(codegendata *cd, s4 basereg, s4 disp)
1504 {
1505         *(cd->mcodeptr++) = 0xdd;
1506         emit_membase32(cd, (basereg),(disp),3);
1507 }
1508
1509
1510 void emit_fstpt_membase(codegendata *cd, s4 basereg, s4 disp)
1511 {
1512         *(cd->mcodeptr++) = 0xdb;
1513         emit_membase(cd, (basereg),(disp),7);
1514 }
1515
1516
1517 void emit_fstps_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1518 {
1519         *(cd->mcodeptr++) = 0xd9;
1520         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1521 }
1522
1523
1524 void emit_fstpl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1525 {
1526         *(cd->mcodeptr++) = 0xdd;
1527         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1528 }
1529
1530
1531 void emit_fstps_mem(codegendata *cd, s4 mem)
1532 {
1533         *(cd->mcodeptr++) = 0xd9;
1534         emit_mem(3,(mem));
1535 }
1536
1537
1538 void emit_fstpl_mem(codegendata *cd, s4 mem)
1539 {
1540         *(cd->mcodeptr++) = 0xdd;
1541         emit_mem(3,(mem));
1542 }
1543
1544
1545 void emit_fistl_membase(codegendata *cd, s4 basereg, s4 disp)
1546 {
1547         *(cd->mcodeptr++) = 0xdb;
1548         emit_membase(cd, (basereg),(disp),2);
1549 }
1550
1551
1552 void emit_fistpl_membase(codegendata *cd, s4 basereg, s4 disp)
1553 {
1554         *(cd->mcodeptr++) = 0xdb;
1555         emit_membase(cd, (basereg),(disp),3);
1556 }
1557
1558
1559 void emit_fistpll_membase(codegendata *cd, s4 basereg, s4 disp)
1560 {
1561         *(cd->mcodeptr++) = 0xdf;
1562         emit_membase(cd, (basereg),(disp),7);
1563 }
1564
1565
1566 void emit_fchs(codegendata *cd)
1567 {
1568         *(cd->mcodeptr++) = 0xd9;
1569         *(cd->mcodeptr++) = 0xe0;
1570 }
1571
1572
1573 void emit_faddp(codegendata *cd)
1574 {
1575         *(cd->mcodeptr++) = 0xde;
1576         *(cd->mcodeptr++) = 0xc1;
1577 }
1578
1579
1580 void emit_fadd_reg_st(codegendata *cd, s4 reg)
1581 {
1582         *(cd->mcodeptr++) = 0xd8;
1583         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1584 }
1585
1586
1587 void emit_fadd_st_reg(codegendata *cd, s4 reg)
1588 {
1589         *(cd->mcodeptr++) = 0xdc;
1590         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1591 }
1592
1593
1594 void emit_faddp_st_reg(codegendata *cd, s4 reg)
1595 {
1596         *(cd->mcodeptr++) = 0xde;
1597         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1598 }
1599
1600
1601 void emit_fadds_membase(codegendata *cd, s4 basereg, s4 disp)
1602 {
1603         *(cd->mcodeptr++) = 0xd8;
1604         emit_membase(cd, (basereg),(disp),0);
1605 }
1606
1607
1608 void emit_faddl_membase(codegendata *cd, s4 basereg, s4 disp)
1609 {
1610         *(cd->mcodeptr++) = 0xdc;
1611         emit_membase(cd, (basereg),(disp),0);
1612 }
1613
1614
1615 void emit_fsub_reg_st(codegendata *cd, s4 reg)
1616 {
1617         *(cd->mcodeptr++) = 0xd8;
1618         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1619 }
1620
1621
1622 void emit_fsub_st_reg(codegendata *cd, s4 reg)
1623 {
1624         *(cd->mcodeptr++) = 0xdc;
1625         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1626 }
1627
1628
1629 void emit_fsubp_st_reg(codegendata *cd, s4 reg)
1630 {
1631         *(cd->mcodeptr++) = 0xde;
1632         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1633 }
1634
1635
1636 void emit_fsubp(codegendata *cd)
1637 {
1638         *(cd->mcodeptr++) = 0xde;
1639         *(cd->mcodeptr++) = 0xe9;
1640 }
1641
1642
1643 void emit_fsubs_membase(codegendata *cd, s4 basereg, s4 disp)
1644 {
1645         *(cd->mcodeptr++) = 0xd8;
1646         emit_membase(cd, (basereg),(disp),4);
1647 }
1648
1649
1650 void emit_fsubl_membase(codegendata *cd, s4 basereg, s4 disp)
1651 {
1652         *(cd->mcodeptr++) = 0xdc;
1653         emit_membase(cd, (basereg),(disp),4);
1654 }
1655
1656
1657 void emit_fmul_reg_st(codegendata *cd, s4 reg)
1658 {
1659         *(cd->mcodeptr++) = 0xd8;
1660         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1661 }
1662
1663
1664 void emit_fmul_st_reg(codegendata *cd, s4 reg)
1665 {
1666         *(cd->mcodeptr++) = 0xdc;
1667         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1668 }
1669
1670
1671 void emit_fmulp(codegendata *cd)
1672 {
1673         *(cd->mcodeptr++) = 0xde;
1674         *(cd->mcodeptr++) = 0xc9;
1675 }
1676
1677
1678 void emit_fmulp_st_reg(codegendata *cd, s4 reg)
1679 {
1680         *(cd->mcodeptr++) = 0xde;
1681         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1682 }
1683
1684
1685 void emit_fmuls_membase(codegendata *cd, s4 basereg, s4 disp)
1686 {
1687         *(cd->mcodeptr++) = 0xd8;
1688         emit_membase(cd, (basereg),(disp),1);
1689 }
1690
1691
1692 void emit_fmull_membase(codegendata *cd, s4 basereg, s4 disp)
1693 {
1694         *(cd->mcodeptr++) = 0xdc;
1695         emit_membase(cd, (basereg),(disp),1);
1696 }
1697
1698
1699 void emit_fdiv_reg_st(codegendata *cd, s4 reg)
1700 {
1701         *(cd->mcodeptr++) = 0xd8;
1702         *(cd->mcodeptr++) = 0xf0 + (0x07 & (u1) (reg));
1703 }
1704
1705
1706 void emit_fdiv_st_reg(codegendata *cd, s4 reg)
1707 {
1708         *(cd->mcodeptr++) = 0xdc;
1709         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1710 }
1711
1712
1713 void emit_fdivp(codegendata *cd)
1714 {
1715         *(cd->mcodeptr++) = 0xde;
1716         *(cd->mcodeptr++) = 0xf9;
1717 }
1718
1719
1720 void emit_fdivp_st_reg(codegendata *cd, s4 reg)
1721 {
1722         *(cd->mcodeptr++) = 0xde;
1723         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1724 }
1725
1726
1727 void emit_fxch(codegendata *cd)
1728 {
1729         *(cd->mcodeptr++) = 0xd9;
1730         *(cd->mcodeptr++) = 0xc9;
1731 }
1732
1733
1734 void emit_fxch_reg(codegendata *cd, s4 reg)
1735 {
1736         *(cd->mcodeptr++) = 0xd9;
1737         *(cd->mcodeptr++) = 0xc8 + (0x07 & (reg));
1738 }
1739
1740
1741 void emit_fprem(codegendata *cd)
1742 {
1743         *(cd->mcodeptr++) = 0xd9;
1744         *(cd->mcodeptr++) = 0xf8;
1745 }
1746
1747
1748 void emit_fprem1(codegendata *cd)
1749 {
1750         *(cd->mcodeptr++) = 0xd9;
1751         *(cd->mcodeptr++) = 0xf5;
1752 }
1753
1754
1755 void emit_fucom(codegendata *cd)
1756 {
1757         *(cd->mcodeptr++) = 0xdd;
1758         *(cd->mcodeptr++) = 0xe1;
1759 }
1760
1761
1762 void emit_fucom_reg(codegendata *cd, s4 reg)
1763 {
1764         *(cd->mcodeptr++) = 0xdd;
1765         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1766 }
1767
1768
1769 void emit_fucomp_reg(codegendata *cd, s4 reg)
1770 {
1771         *(cd->mcodeptr++) = 0xdd;
1772         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1773 }
1774
1775
1776 void emit_fucompp(codegendata *cd)
1777 {
1778         *(cd->mcodeptr++) = 0xda;
1779         *(cd->mcodeptr++) = 0xe9;
1780 }
1781
1782
1783 void emit_fnstsw(codegendata *cd)
1784 {
1785         *(cd->mcodeptr++) = 0xdf;
1786         *(cd->mcodeptr++) = 0xe0;
1787 }
1788
1789
1790 void emit_sahf(codegendata *cd)
1791 {
1792         *(cd->mcodeptr++) = 0x9e;
1793 }
1794
1795
1796 void emit_finit(codegendata *cd)
1797 {
1798         *(cd->mcodeptr++) = 0x9b;
1799         *(cd->mcodeptr++) = 0xdb;
1800         *(cd->mcodeptr++) = 0xe3;
1801 }
1802
1803
1804 void emit_fldcw_mem(codegendata *cd, s4 mem)
1805 {
1806         *(cd->mcodeptr++) = 0xd9;
1807         emit_mem(5,(mem));
1808 }
1809
1810
1811 void emit_fldcw_membase(codegendata *cd, s4 basereg, s4 disp)
1812 {
1813         *(cd->mcodeptr++) = 0xd9;
1814         emit_membase(cd, (basereg),(disp),5);
1815 }
1816
1817
1818 void emit_wait(codegendata *cd)
1819 {
1820         *(cd->mcodeptr++) = 0x9b;
1821 }
1822
1823
1824 void emit_ffree_reg(codegendata *cd, s4 reg)
1825 {
1826         *(cd->mcodeptr++) = 0xdd;
1827         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1828 }
1829
1830
1831 void emit_fdecstp(codegendata *cd)
1832 {
1833         *(cd->mcodeptr++) = 0xd9;
1834         *(cd->mcodeptr++) = 0xf6;
1835 }
1836
1837
1838 void emit_fincstp(codegendata *cd)
1839 {
1840         *(cd->mcodeptr++) = 0xd9;
1841         *(cd->mcodeptr++) = 0xf7;
1842 }
1843
1844
1845 /*
1846  * These are local overrides for various environment variables in Emacs.
1847  * Please do not remove this and leave it at the end of the file, where
1848  * Emacs will automagically detect them.
1849  * ---------------------------------------------------------------------
1850  * Local variables:
1851  * mode: c
1852  * indent-tabs-mode: t
1853  * c-basic-offset: 4
1854  * tab-width: 4
1855  * End:
1856  */