69f29a11ef2b1fb1f5d55b85912569389afbb7c9
[cacao.git] / src / vm / jit / i386 / emit.c
1 /* src/vm/jit/i386/emit.c - i386 code emitter functions
2
3    Copyright (C) 1996-2005, 2006 R. Grafl, A. Krall, C. Kruegel,
4    C. Oates, R. Obermaisser, M. Platter, M. Probst, S. Ring,
5    E. Steiner, C. Thalinger, D. Thuernbeck, P. Tomsich, C. Ullrich,
6    J. Wenninger, Institut f. Computersprachen - TU Wien
7
8    This file is part of CACAO.
9
10    This program is free software; you can redistribute it and/or
11    modify it under the terms of the GNU General Public License as
12    published by the Free Software Foundation; either version 2, or (at
13    your option) any later version.
14
15    This program is distributed in the hope that it will be useful, but
16    WITHOUT ANY WARRANTY; without even the implied warranty of
17    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
18    General Public License for more details.
19
20    You should have received a copy of the GNU General Public License
21    along with this program; if not, write to the Free Software
22    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
23    02110-1301, USA.
24
25    Contact: cacao@cacaojvm.org
26
27    Authors: Christian Thalinger
28
29    $Id: emit.c 6056 2006-11-27 14:48:33Z edwin $
30
31 */
32
33
34 #include "config.h"
35
36 #include <assert.h>
37
38 #include "vm/types.h"
39
40 #include "vm/jit/i386/codegen.h"
41 #include "vm/jit/i386/emit.h"
42 #include "vm/jit/i386/md-abi.h"
43
44 #if defined(ENABLE_THREADS)
45 # include "threads/native/lock.h"
46 #endif
47
48 #include "vm/builtin.h"
49 #include "vm/statistics.h"
50 #include "vm/jit/asmpart.h"
51 #include "vm/jit/dseg.h"
52 #include "vm/jit/emit-common.h"
53 #include "vm/jit/jit.h"
54 #include "vm/jit/replace.h"
55
56
57 /* emit_load ******************************************************************
58
59    Emits a possible load of an operand.
60
61 *******************************************************************************/
62
63 inline s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
64 {
65         codegendata  *cd;
66         s4            disp;
67         s4            reg;
68
69         /* get required compiler data */
70
71         cd = jd->cd;
72
73         if (IS_INMEMORY(src->flags)) {
74                 COUNT_SPILLS;
75
76                 disp = src->vv.regoff * 4;
77
78                 if (IS_FLT_DBL_TYPE(src->type)) {
79                         if (IS_2_WORD_TYPE(src->type))
80                                 M_DLD(tempreg, REG_SP, disp);
81                         else
82                                 M_FLD(tempreg, REG_SP, disp);
83                 }
84                 else {
85                         if (IS_2_WORD_TYPE(src->type))
86                                 M_LLD(tempreg, REG_SP, disp);
87                         else
88                                 M_ILD(tempreg, REG_SP, disp);
89                 }
90
91                 reg = tempreg;
92         }
93         else
94                 reg = src->vv.regoff;
95
96         return reg;
97 }
98
99
100 /* emit_load_low ************************************************************
101
102    Emits a possible load of the low 32-bits of an operand.
103
104 *******************************************************************************/
105
106 inline s4 emit_load_low(jitdata *jd, instruction *iptr, varinfo *src,s4 tempreg)
107 {
108         codegendata  *cd;
109         s4            disp;
110         s4            reg;
111
112         assert(src->type == TYPE_LNG);
113
114         /* get required compiler data */
115
116         cd = jd->cd;
117
118
119         if (IS_INMEMORY(src->flags)) {
120                 COUNT_SPILLS;
121
122                 disp = src->vv.regoff * 4;
123
124                 M_ILD(tempreg, REG_SP, disp);
125
126                 reg = tempreg;
127         }
128         else
129                 reg = GET_LOW_REG(src->vv.regoff);
130
131         return reg;
132 }
133
134
135 /* emit_load_high ***********************************************************
136
137    Emits a possible load of the high 32-bits of an operand.
138
139 *******************************************************************************/
140
141 inline s4 emit_load_high(jitdata *jd, instruction *iptr,varinfo *src,s4 tempreg)
142 {
143         codegendata  *cd;
144         s4            disp;
145         s4            reg;
146
147         /* get required compiler data */
148
149         assert(src->type == TYPE_LNG);
150
151         cd = jd->cd;
152
153         if (IS_INMEMORY(src->flags)) {
154                 COUNT_SPILLS;
155
156                 disp = src->vv.regoff * 4;
157
158                 M_ILD(tempreg, REG_SP, disp + 4);
159
160                 reg = tempreg;
161         }
162         else
163                 reg = GET_HIGH_REG(src->vv.regoff);
164
165         return reg;
166 }
167
168
169 /* emit_store ******************************************************************
170
171    Emits a possible store of the destination operand.
172
173 *******************************************************************************/
174
175 inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
176 {
177         codegendata  *cd;
178
179         /* get required compiler data */
180
181         cd = jd->cd;
182
183         if (IS_INMEMORY(dst->flags)) {
184                 COUNT_SPILLS;
185
186                 if (IS_FLT_DBL_TYPE(dst->type)) {
187                         if (IS_2_WORD_TYPE(dst->type))
188                                 M_DST(d, REG_SP, dst->vv.regoff * 4);
189                         else
190                                 M_FST(d, REG_SP, dst->vv.regoff * 4);
191                 }
192                 else {
193                         if (IS_2_WORD_TYPE(dst->type))
194                                 M_LST(d, REG_SP, dst->vv.regoff * 4);
195                         else
196                                 M_IST(d, REG_SP, dst->vv.regoff * 4);
197                 }
198         }
199 }
200
201
202 /* emit_store_low **************************************************************
203
204    Emits a possible store of the low 32-bits of the destination
205    operand.
206
207 *******************************************************************************/
208
209 inline void emit_store_low(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
210 {
211         codegendata  *cd;
212
213         assert(dst->type == TYPE_LNG);
214
215         /* get required compiler data */
216
217         cd = jd->cd;
218
219         if (IS_INMEMORY(dst->flags)) {
220                 COUNT_SPILLS;
221                 M_IST(GET_LOW_REG(d), REG_SP, dst->vv.regoff * 4);
222         }
223 }
224
225
226 /* emit_store_high *************************************************************
227
228    Emits a possible store of the high 32-bits of the destination
229    operand.
230
231 *******************************************************************************/
232
233 inline void emit_store_high(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
234 {
235         codegendata  *cd;
236
237         assert(dst->type == TYPE_LNG);
238
239         /* get required compiler data */
240
241         cd = jd->cd;
242
243         if (IS_INMEMORY(dst->flags)) {
244                 COUNT_SPILLS;
245                 M_IST(GET_HIGH_REG(d), REG_SP, dst->vv.regoff * 4 + 4);
246         }
247 }
248
249
250 /* emit_copy *******************************************************************
251
252    Generates a register/memory to register/memory copy.
253
254 *******************************************************************************/
255
256 void emit_copy(jitdata *jd, instruction *iptr, varinfo *src, varinfo *dst)
257 {
258         codegendata  *cd;
259         s4            s1, d;
260
261         /* get required compiler data */
262
263         cd = jd->cd;
264
265         if ((src->vv.regoff != dst->vv.regoff) ||
266                 ((src->flags ^ dst->flags) & INMEMORY)) {
267
268                 /* If one of the variables resides in memory, we can eliminate
269                    the register move from/to the temporary register with the
270                    order of getting the destination register and the load. */
271
272                 if (IS_INMEMORY(src->flags)) {
273                         if (IS_LNG_TYPE(src->type))
274                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP12_PACKED);
275                         else
276                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP1);
277
278                         s1 = emit_load(jd, iptr, src, d);
279                 }
280                 else {
281                         if (IS_LNG_TYPE(src->type))
282                                 s1 = emit_load(jd, iptr, src, REG_ITMP12_PACKED);
283                         else
284                                 s1 = emit_load(jd, iptr, src, REG_ITMP1);
285
286                         d = codegen_reg_of_var(iptr->opc, dst, s1);
287                 }
288
289                 if (s1 != d) {
290                         if (IS_FLT_DBL_TYPE(src->type)) {
291 /*                              M_FMOV(s1, d); */
292                         } else {
293                                 if (IS_2_WORD_TYPE(src->type))
294                                         M_LNGMOVE(s1, d);
295                                 else
296                     M_MOV(s1, d);
297                         }
298                 }
299
300                 emit_store(jd, iptr, dst, d);
301         }
302 }
303
304
305 /* emit_exception_stubs ********************************************************
306
307    Generates the code for the exception stubs.
308
309 *******************************************************************************/
310
311 void emit_exception_stubs(jitdata *jd)
312 {
313         codegendata  *cd;
314         registerdata *rd;
315         exceptionref *er;
316         s4            branchmpc;
317         s4            targetmpc;
318         s4            targetdisp;
319
320         /* get required compiler data */
321
322         cd = jd->cd;
323         rd = jd->rd;
324
325         /* generate exception stubs */
326
327         targetdisp = 0;
328
329         for (er = cd->exceptionrefs; er != NULL; er = er->next) {
330                 /* back-patch the branch to this exception code */
331
332                 branchmpc = er->branchpos;
333                 targetmpc = cd->mcodeptr - cd->mcodebase;
334
335                 md_codegen_patch_branch(cd, branchmpc, targetmpc);
336
337                 MCODECHECK(512);
338
339                 /* Check if the exception is an
340                    ArrayIndexOutOfBoundsException.  If so, move index register
341                    into REG_ITMP1. */
342
343                 if (er->reg != -1)
344                         M_INTMOVE(er->reg, REG_ITMP1);
345
346                 /* calcuate exception address */
347
348                 M_MOV_IMM(0, REG_ITMP2_XPC);
349                 dseg_adddata(cd);
350                 M_AADD_IMM32(er->branchpos - 6, REG_ITMP2_XPC);
351
352                 /* move function to call into REG_ITMP3 */
353
354                 M_MOV_IMM(er->function, REG_ITMP3);
355
356                 if (targetdisp == 0) {
357                         targetdisp = cd->mcodeptr - cd->mcodebase;
358
359                         M_ASUB_IMM(5 * 4, REG_SP);
360
361                         /* first store REG_ITMP1 so we can use it */
362
363                         M_AST(REG_ITMP1, REG_SP, 4 * 4);                    /* for AIOOBE */
364
365                         M_AST_IMM(0, REG_SP, 0 * 4);
366                         dseg_adddata(cd);
367                         M_MOV(REG_SP, REG_ITMP1);
368                         M_AADD_IMM(5 * 4, REG_ITMP1);
369                         M_AST(REG_ITMP1, REG_SP, 1 * 4);
370                         M_ALD(REG_ITMP1, REG_SP, (5 + cd->stackframesize) * 4);
371                         M_AST(REG_ITMP1, REG_SP, 2 * 4);
372                         M_AST(REG_ITMP2_XPC, REG_SP, 3 * 4);
373
374                         M_CALL(REG_ITMP3);
375
376                         M_ALD(REG_ITMP2_XPC, REG_SP, 3 * 4);
377                         M_AADD_IMM(5 * 4, REG_SP);
378
379                         M_MOV_IMM(asm_handle_exception, REG_ITMP3);
380                         M_JMP(REG_ITMP3);
381                 }
382                 else {
383                         M_JMP_IMM((cd->mcodebase + targetdisp) -
384                                           (cd->mcodeptr + PATCHER_CALL_SIZE));
385                 }
386         }
387 }
388
389
390 /* emit_patcher_stubs **********************************************************
391
392    Generates the code for the patcher stubs.
393
394 *******************************************************************************/
395
396 void emit_patcher_stubs(jitdata *jd)
397 {
398         codegendata *cd;
399         patchref    *pref;
400         u8           mcode;
401         u1          *savedmcodeptr;
402         u1          *tmpmcodeptr;
403         s4           targetdisp;
404         s4           disp;
405
406         /* get required compiler data */
407
408         cd = jd->cd;
409
410         /* generate code patching stub call code */
411
412         targetdisp = 0;
413
414         for (pref = cd->patchrefs; pref != NULL; pref = pref->next) {
415                 /* check code segment size */
416
417                 MCODECHECK(512);
418
419                 /* Get machine code which is patched back in later. A
420                    `call rel32' is 5 bytes long. */
421
422                 savedmcodeptr = cd->mcodebase + pref->branchpos;
423                 mcode = *((u8 *) savedmcodeptr);
424
425                 /* patch in `call rel32' to call the following code */
426
427                 tmpmcodeptr  = cd->mcodeptr;    /* save current mcodeptr              */
428                 cd->mcodeptr = savedmcodeptr;   /* set mcodeptr to patch position     */
429
430                 M_CALL_IMM(tmpmcodeptr - (savedmcodeptr + PATCHER_CALL_SIZE));
431
432                 cd->mcodeptr = tmpmcodeptr;     /* restore the current mcodeptr       */
433
434                 /* save REG_ITMP3 */
435
436                 M_PUSH(REG_ITMP3);
437
438                 /* move pointer to java_objectheader onto stack */
439
440 #if defined(ENABLE_THREADS)
441                 (void) dseg_add_unique_address(cd, NULL);                  /* flcword */
442                 (void) dseg_add_unique_address(cd, lock_get_initial_lock_word());
443                 disp = dseg_add_unique_address(cd, NULL);                  /* vftbl   */
444
445                 M_MOV_IMM(0, REG_ITMP3);
446                 dseg_adddata(cd);
447                 M_AADD_IMM(disp, REG_ITMP3);
448                 M_PUSH(REG_ITMP3);
449 #else
450                 M_PUSH_IMM(0);
451 #endif
452
453                 /* move machine code bytes and classinfo pointer into registers */
454
455                 M_PUSH_IMM(mcode >> 32);
456                 M_PUSH_IMM(mcode);
457                 M_PUSH_IMM(pref->ref);
458                 M_PUSH_IMM(pref->patcher);
459
460                 if (targetdisp == 0) {
461                         targetdisp = cd->mcodeptr - cd->mcodebase;
462
463                         M_MOV_IMM(asm_patcher_wrapper, REG_ITMP3);
464                         M_JMP(REG_ITMP3);
465                 }
466                 else {
467                         M_JMP_IMM((cd->mcodebase + targetdisp) -
468                                           (cd->mcodeptr + PATCHER_CALL_SIZE));
469                 }
470         }
471 }
472
473
474 /* emit_replacement_stubs ******************************************************
475
476    Generates the code for the replacement stubs.
477
478 *******************************************************************************/
479
480 void emit_replacement_stubs(jitdata *jd)
481 {
482         codegendata *cd;
483         codeinfo    *code;
484         rplpoint    *rplp;
485         s4           disp;
486         s4           i;
487
488         /* get required compiler data */
489
490         cd   = jd->cd;
491         code = jd->code;
492
493         rplp = code->rplpoints;
494
495         for (i = 0; i < code->rplpointcount; ++i, ++rplp) {
496                 /* check code segment size */
497
498                 MCODECHECK(512);
499
500                 /* note start of stub code */
501
502                 rplp->outcode = (u1 *) (ptrint) (cd->mcodeptr - cd->mcodebase);
503
504                 /* make machine code for patching */
505
506                 disp = (ptrint) (rplp->outcode - rplp->pc) - 5;
507
508                 rplp->mcode = 0xe9 | ((u8) disp << 8);
509
510                 /* push address of `rplpoint` struct */
511                         
512                 M_PUSH_IMM(rplp);
513
514                 /* jump to replacement function */
515
516                 M_PUSH_IMM(asm_replacement_out);
517                 M_RET;
518         }
519 }
520         
521
522 /* emit_verbosecall_enter ******************************************************
523
524    Generates the code for the call trace.
525
526 *******************************************************************************/
527
528 #if !defined(NDEBUG)
529 void emit_verbosecall_enter(jitdata *jd)
530 {
531         methodinfo   *m;
532         codegendata  *cd;
533         registerdata *rd;
534         methoddesc   *md;
535         s4            disp;
536         s4            i, t;
537
538         /* get required compiler data */
539
540         m  = jd->m;
541         cd = jd->cd;
542         rd = jd->rd;
543
544         md = m->parseddesc;
545
546         /* mark trace code */
547
548         M_NOP;
549
550         /* methodinfo* + arguments + return address */
551
552         disp = TRACE_ARGS_NUM * 8 + 4 + INT_TMP_CNT * 4 +
553                 cd->stackframesize * 4 + 4;
554
555         M_ASUB_IMM(TRACE_ARGS_NUM * 8 + 4 + INT_TMP_CNT * 4, REG_SP);
556
557         /* save temporary registers for leaf methods */
558
559         for (i = 0; i < INT_TMP_CNT; i++)
560                 M_IST(rd->tmpintregs[i], REG_SP, TRACE_ARGS_NUM * 8 + 4 + i * 4);
561
562         for (i = 0; i < md->paramcount && i < TRACE_ARGS_NUM; i++) {
563                 t = md->paramtypes[i].type;
564
565                 if (IS_INT_LNG_TYPE(t)) {
566                         if (IS_2_WORD_TYPE(t)) {
567                                 M_LLD(REG_ITMP12_PACKED, REG_SP, disp);
568                                 M_LST(REG_ITMP12_PACKED, REG_SP, i * 8);
569                         }
570                         else if (IS_ADR_TYPE(t)) {
571                                 M_ALD(REG_ITMP1, REG_SP, disp);
572                                 M_AST(REG_ITMP1, REG_SP, i * 8);
573                                 M_IST_IMM(0, REG_SP, i * 8 + 4);
574                         }
575                         else {
576                                 M_ILD(EAX, REG_SP, disp);
577                                 emit_cltd(cd);
578                                 M_LST(EAX_EDX_PACKED, REG_SP, i * 8);
579                         }
580                 }
581                 else {
582                         if (IS_2_WORD_TYPE(t)) {
583                                 M_DLD(REG_NULL, REG_SP, disp);
584                                 M_DST(REG_NULL, REG_SP, i * 8);
585                         }
586                         else {
587                                 M_FLD(REG_NULL, REG_SP, disp);
588                                 M_FST(REG_NULL, REG_SP, i * 8);
589                                 M_IST_IMM(0, REG_SP, i * 8 + 4);
590                         }
591                 }
592
593                 disp += (IS_2_WORD_TYPE(t)) ? 8 : 4;
594         }
595         
596         M_AST_IMM(m, REG_SP, TRACE_ARGS_NUM * 8);
597
598         M_MOV_IMM(builtin_trace_args, REG_ITMP1);
599         M_CALL(REG_ITMP1);
600
601         /* restore temporary registers for leaf methods */
602
603         for (i = 0; i < INT_TMP_CNT; i++)
604                 M_ILD(rd->tmpintregs[i], REG_SP, TRACE_ARGS_NUM * 8 + 4 + i * 4);
605
606         M_AADD_IMM(TRACE_ARGS_NUM * 8 + 4 + INT_TMP_CNT * 4, REG_SP);
607
608         /* mark trace code */
609
610         M_NOP;
611 }
612 #endif /* !defined(NDEBUG) */
613
614
615 /* emit_verbosecall_exit *******************************************************
616
617    Generates the code for the call trace.
618
619 *******************************************************************************/
620
621 #if !defined(NDEBUG)
622 void emit_verbosecall_exit(jitdata *jd)
623 {
624         methodinfo   *m;
625         codegendata  *cd;
626         registerdata *rd;
627
628         /* get required compiler data */
629
630         m  = jd->m;
631         cd = jd->cd;
632         rd = jd->rd;
633
634         /* mark trace code */
635
636         M_NOP;
637
638         M_ASUB_IMM(4 + 8 + 8 + 4 + 8, REG_SP);  /* +8: keep stack 16-byte aligned */
639
640         M_AST_IMM(m, REG_SP, 0 * 4);
641
642         M_LST(REG_RESULT_PACKED, REG_SP, 1 * 4);
643
644         M_DSTNP(REG_NULL, REG_SP, 1 * 4 + 1 * 8);
645         M_FSTNP(REG_NULL, REG_SP, 1 * 4 + 2 * 8);
646
647         M_MOV_IMM(builtin_displaymethodstop, REG_ITMP1);
648         M_CALL(REG_ITMP1);
649
650         M_LLD(REG_RESULT_PACKED, REG_SP, 1 * 4);
651
652         M_AADD_IMM(4 + 8 + 8 + 4 + 8, REG_SP);
653
654         /* mark trace code */
655
656         M_NOP;
657 }
658 #endif /* !defined(NDEBUG) */
659
660
661 /* code generation functions **************************************************/
662
663 static void emit_membase(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
664 {
665         if (basereg == ESP) {
666                 if (disp == 0) {
667                         emit_address_byte(0, dreg, ESP);
668                         emit_address_byte(0, ESP, ESP);
669                 }
670                 else if (IS_IMM8(disp)) {
671                         emit_address_byte(1, dreg, ESP);
672                         emit_address_byte(0, ESP, ESP);
673                         emit_imm8(disp);
674                 }
675                 else {
676                         emit_address_byte(2, dreg, ESP);
677                         emit_address_byte(0, ESP, ESP);
678                         emit_imm32(disp);
679                 }
680         }
681         else if ((disp == 0) && (basereg != EBP)) {
682                 emit_address_byte(0, dreg, basereg);
683         }
684         else if (IS_IMM8(disp)) {
685                 emit_address_byte(1, dreg, basereg);
686                 emit_imm8(disp);
687         }
688         else {
689                 emit_address_byte(2, dreg, basereg);
690                 emit_imm32(disp);
691         }
692 }
693
694
695 static void emit_membase32(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
696 {
697         if (basereg == ESP) {
698                 emit_address_byte(2, dreg, ESP);
699                 emit_address_byte(0, ESP, ESP);
700                 emit_imm32(disp);
701         }
702         else {
703                 emit_address_byte(2, dreg, basereg);
704                 emit_imm32(disp);
705         }
706 }
707
708
709 static void emit_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
710 {
711         if (basereg == -1) {
712                 emit_address_byte(0, reg, 4);
713                 emit_address_byte(scale, indexreg, 5);
714                 emit_imm32(disp);
715         }
716         else if ((disp == 0) && (basereg != EBP)) {
717                 emit_address_byte(0, reg, 4);
718                 emit_address_byte(scale, indexreg, basereg);
719         }
720         else if (IS_IMM8(disp)) {
721                 emit_address_byte(1, reg, 4);
722                 emit_address_byte(scale, indexreg, basereg);
723                 emit_imm8(disp);
724         }
725         else {
726                 emit_address_byte(2, reg, 4);
727                 emit_address_byte(scale, indexreg, basereg);
728                 emit_imm32(disp);
729         }
730 }
731
732
733 /* low-level code emitter functions *******************************************/
734
735 void emit_mov_reg_reg(codegendata *cd, s4 reg, s4 dreg)
736 {
737         COUNT(count_mov_reg_reg);
738         *(cd->mcodeptr++) = 0x89;
739         emit_reg((reg),(dreg));
740 }
741
742
743 void emit_mov_imm_reg(codegendata *cd, s4 imm, s4 reg)
744 {
745         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
746         emit_imm32((imm));
747 }
748
749
750 void emit_movb_imm_reg(codegendata *cd, s4 imm, s4 reg)
751 {
752         *(cd->mcodeptr++) = 0xc6;
753         emit_reg(0,(reg));
754         emit_imm8((imm));
755 }
756
757
758 void emit_mov_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
759 {
760         COUNT(count_mov_mem_reg);
761         *(cd->mcodeptr++) = 0x8b;
762         emit_membase(cd, (basereg),(disp),(reg));
763 }
764
765
766 /*
767  * this one is for INVOKEVIRTUAL/INVOKEINTERFACE to have a
768  * constant membase immediate length of 32bit
769  */
770 void emit_mov_membase32_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
771 {
772         COUNT(count_mov_mem_reg);
773         *(cd->mcodeptr++) = 0x8b;
774         emit_membase32(cd, (basereg),(disp),(reg));
775 }
776
777
778 void emit_mov_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
779 {
780         COUNT(count_mov_reg_mem);
781         *(cd->mcodeptr++) = 0x89;
782         emit_membase(cd, (basereg),(disp),(reg));
783 }
784
785
786 void emit_mov_reg_membase32(codegendata *cd, s4 reg, s4 basereg, s4 disp)
787 {
788         COUNT(count_mov_reg_mem);
789         *(cd->mcodeptr++) = 0x89;
790         emit_membase32(cd, (basereg),(disp),(reg));
791 }
792
793
794 void emit_mov_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
795 {
796         COUNT(count_mov_mem_reg);
797         *(cd->mcodeptr++) = 0x8b;
798         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
799 }
800
801
802 void emit_mov_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
803 {
804         COUNT(count_mov_reg_mem);
805         *(cd->mcodeptr++) = 0x89;
806         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
807 }
808
809
810 void emit_movw_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
811 {
812         COUNT(count_mov_reg_mem);
813         *(cd->mcodeptr++) = 0x66;
814         *(cd->mcodeptr++) = 0x89;
815         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
816 }
817
818
819 void emit_movb_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
820 {
821         COUNT(count_mov_reg_mem);
822         *(cd->mcodeptr++) = 0x88;
823         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
824 }
825
826
827 void emit_mov_reg_mem(codegendata *cd, s4 reg, s4 mem)
828 {
829         COUNT(count_mov_reg_mem);
830         *(cd->mcodeptr++) = 0x89;
831         emit_mem((reg),(mem));
832 }
833
834
835 void emit_mov_mem_reg(codegendata *cd, s4 mem, s4 dreg)
836 {
837         COUNT(count_mov_mem_reg);
838         *(cd->mcodeptr++) = 0x8b;
839         emit_mem((dreg),(mem));
840 }
841
842
843 void emit_mov_imm_mem(codegendata *cd, s4 imm, s4 mem)
844 {
845         *(cd->mcodeptr++) = 0xc7;
846         emit_mem(0, mem);
847         emit_imm32(imm);
848 }
849
850
851 void emit_mov_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
852 {
853         *(cd->mcodeptr++) = 0xc7;
854         emit_membase(cd, (basereg),(disp),0);
855         emit_imm32((imm));
856 }
857
858
859 void emit_mov_imm_membase32(codegendata *cd, s4 imm, s4 basereg, s4 disp)
860 {
861         *(cd->mcodeptr++) = 0xc7;
862         emit_membase32(cd, (basereg),(disp),0);
863         emit_imm32((imm));
864 }
865
866
867 void emit_movb_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
868 {
869         *(cd->mcodeptr++) = 0xc6;
870         emit_membase(cd, (basereg),(disp),0);
871         emit_imm8((imm));
872 }
873
874
875 void emit_movsbl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
876 {
877         COUNT(count_mov_mem_reg);
878         *(cd->mcodeptr++) = 0x0f;
879         *(cd->mcodeptr++) = 0xbe;
880         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
881 }
882
883
884 void emit_movswl_reg_reg(codegendata *cd, s4 a, s4 b)
885 {
886         *(cd->mcodeptr++) = 0x0f;
887         *(cd->mcodeptr++) = 0xbf;
888         emit_reg((b),(a));
889 }
890
891
892 void emit_movswl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
893 {
894         COUNT(count_mov_mem_reg);
895         *(cd->mcodeptr++) = 0x0f;
896         *(cd->mcodeptr++) = 0xbf;
897         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
898 }
899
900
901 void emit_movzwl_reg_reg(codegendata *cd, s4 a, s4 b)
902 {
903         *(cd->mcodeptr++) = 0x0f;
904         *(cd->mcodeptr++) = 0xb7;
905         emit_reg((b),(a));
906 }
907
908
909 void emit_movzwl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
910 {
911         COUNT(count_mov_mem_reg);
912         *(cd->mcodeptr++) = 0x0f;
913         *(cd->mcodeptr++) = 0xb7;
914         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
915 }
916
917
918 void emit_mov_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
919 {
920         *(cd->mcodeptr++) = 0xc7;
921         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
922         emit_imm32((imm));
923 }
924
925
926 void emit_movw_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
927 {
928         *(cd->mcodeptr++) = 0x66;
929         *(cd->mcodeptr++) = 0xc7;
930         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
931         emit_imm16((imm));
932 }
933
934
935 void emit_movb_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
936 {
937         *(cd->mcodeptr++) = 0xc6;
938         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
939         emit_imm8((imm));
940 }
941
942
943 /*
944  * alu operations
945  */
946 void emit_alu_reg_reg(codegendata *cd, s4 opc, s4 reg, s4 dreg)
947 {
948         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
949         emit_reg((reg),(dreg));
950 }
951
952
953 void emit_alu_reg_membase(codegendata *cd, s4 opc, s4 reg, s4 basereg, s4 disp)
954 {
955         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
956         emit_membase(cd, (basereg),(disp),(reg));
957 }
958
959
960 void emit_alu_membase_reg(codegendata *cd, s4 opc, s4 basereg, s4 disp, s4 reg)
961 {
962         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 3;
963         emit_membase(cd, (basereg),(disp),(reg));
964 }
965
966
967 void emit_alu_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
968 {
969         if (IS_IMM8(imm)) { 
970                 *(cd->mcodeptr++) = 0x83;
971                 emit_reg((opc),(dreg));
972                 emit_imm8((imm));
973         } else { 
974                 *(cd->mcodeptr++) = 0x81;
975                 emit_reg((opc),(dreg));
976                 emit_imm32((imm));
977         } 
978 }
979
980
981 void emit_alu_imm32_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
982 {
983         *(cd->mcodeptr++) = 0x81;
984         emit_reg((opc),(dreg));
985         emit_imm32((imm));
986 }
987
988
989 void emit_alu_imm_membase(codegendata *cd, s4 opc, s4 imm, s4 basereg, s4 disp)
990 {
991         if (IS_IMM8(imm)) { 
992                 *(cd->mcodeptr++) = 0x83;
993                 emit_membase(cd, (basereg),(disp),(opc));
994                 emit_imm8((imm));
995         } else { 
996                 *(cd->mcodeptr++) = 0x81;
997                 emit_membase(cd, (basereg),(disp),(opc));
998                 emit_imm32((imm));
999         } 
1000 }
1001
1002
1003 void emit_alu_imm_memabs(codegendata *cd, s4 opc, s4 imm, s4 disp)
1004 {
1005         if (IS_IMM8(imm)) { 
1006                 *(cd->mcodeptr++) = 0x83;
1007                 emit_mem(opc, disp);
1008                 emit_imm8((imm));
1009         } else { 
1010                 *(cd->mcodeptr++) = 0x81;
1011                 emit_mem(opc, disp);
1012                 emit_imm32((imm));
1013         }
1014 }
1015
1016
1017 void emit_test_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1018 {
1019         *(cd->mcodeptr++) = 0x85;
1020         emit_reg((reg),(dreg));
1021 }
1022
1023
1024 void emit_test_imm_reg(codegendata *cd, s4 imm, s4 reg)
1025 {
1026         *(cd->mcodeptr++) = 0xf7;
1027         emit_reg(0,(reg));
1028         emit_imm32((imm));
1029 }
1030
1031
1032
1033 /*
1034  * inc, dec operations
1035  */
1036 void emit_dec_mem(codegendata *cd, s4 mem)
1037 {
1038         *(cd->mcodeptr++) = 0xff;
1039         emit_mem(1,(mem));
1040 }
1041
1042
1043 void emit_cltd(codegendata *cd)
1044 {
1045         *(cd->mcodeptr++) = 0x99;
1046 }
1047
1048
1049 void emit_imul_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1050 {
1051         *(cd->mcodeptr++) = 0x0f;
1052         *(cd->mcodeptr++) = 0xaf;
1053         emit_reg((dreg),(reg));
1054 }
1055
1056
1057 void emit_imul_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
1058 {
1059         *(cd->mcodeptr++) = 0x0f;
1060         *(cd->mcodeptr++) = 0xaf;
1061         emit_membase(cd, (basereg),(disp),(dreg));
1062 }
1063
1064
1065 void emit_imul_imm_reg(codegendata *cd, s4 imm, s4 dreg)
1066 {
1067         if (IS_IMM8((imm))) { 
1068                 *(cd->mcodeptr++) = 0x6b;
1069                 emit_reg(0,(dreg));
1070                 emit_imm8((imm));
1071         } else { 
1072                 *(cd->mcodeptr++) = 0x69;
1073                 emit_reg(0,(dreg));
1074                 emit_imm32((imm));
1075         } 
1076 }
1077
1078
1079 void emit_imul_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1080 {
1081         if (IS_IMM8((imm))) { 
1082                 *(cd->mcodeptr++) = 0x6b;
1083                 emit_reg((dreg),(reg));
1084                 emit_imm8((imm));
1085         } else { 
1086                 *(cd->mcodeptr++) = 0x69;
1087                 emit_reg((dreg),(reg));
1088                 emit_imm32((imm));
1089         } 
1090 }
1091
1092
1093 void emit_imul_imm_membase_reg(codegendata *cd, s4 imm, s4 basereg, s4 disp, s4 dreg)
1094 {
1095         if (IS_IMM8((imm))) {
1096                 *(cd->mcodeptr++) = 0x6b;
1097                 emit_membase(cd, (basereg),(disp),(dreg));
1098                 emit_imm8((imm));
1099         } else {
1100                 *(cd->mcodeptr++) = 0x69;
1101                 emit_membase(cd, (basereg),(disp),(dreg));
1102                 emit_imm32((imm));
1103         }
1104 }
1105
1106
1107 void emit_mul_reg(codegendata *cd, s4 reg)
1108 {
1109         *(cd->mcodeptr++) = 0xf7;
1110         emit_reg(4, reg);
1111 }
1112
1113
1114 void emit_mul_membase(codegendata *cd, s4 basereg, s4 disp)
1115 {
1116         *(cd->mcodeptr++) = 0xf7;
1117         emit_membase(cd, (basereg),(disp),4);
1118 }
1119
1120
1121 void emit_idiv_reg(codegendata *cd, s4 reg)
1122 {
1123         *(cd->mcodeptr++) = 0xf7;
1124         emit_reg(7,(reg));
1125 }
1126
1127
1128 void emit_ret(codegendata *cd)
1129 {
1130         *(cd->mcodeptr++) = 0xc3;
1131 }
1132
1133
1134
1135 /*
1136  * shift ops
1137  */
1138 void emit_shift_reg(codegendata *cd, s4 opc, s4 reg)
1139 {
1140         *(cd->mcodeptr++) = 0xd3;
1141         emit_reg((opc),(reg));
1142 }
1143
1144
1145 void emit_shift_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1146 {
1147         if ((imm) == 1) {
1148                 *(cd->mcodeptr++) = 0xd1;
1149                 emit_reg((opc),(dreg));
1150         } else {
1151                 *(cd->mcodeptr++) = 0xc1;
1152                 emit_reg((opc),(dreg));
1153                 emit_imm8((imm));
1154         }
1155 }
1156
1157
1158 void emit_shld_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1159 {
1160         *(cd->mcodeptr++) = 0x0f;
1161         *(cd->mcodeptr++) = 0xa5;
1162         emit_reg((reg),(dreg));
1163 }
1164
1165
1166 void emit_shld_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1167 {
1168         *(cd->mcodeptr++) = 0x0f;
1169         *(cd->mcodeptr++) = 0xa4;
1170         emit_reg((reg),(dreg));
1171         emit_imm8((imm));
1172 }
1173
1174
1175 void emit_shld_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1176 {
1177         *(cd->mcodeptr++) = 0x0f;
1178         *(cd->mcodeptr++) = 0xa5;
1179         emit_membase(cd, (basereg),(disp),(reg));
1180 }
1181
1182
1183 void emit_shrd_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1184 {
1185         *(cd->mcodeptr++) = 0x0f;
1186         *(cd->mcodeptr++) = 0xad;
1187         emit_reg((reg),(dreg));
1188 }
1189
1190
1191 void emit_shrd_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1192 {
1193         *(cd->mcodeptr++) = 0x0f;
1194         *(cd->mcodeptr++) = 0xac;
1195         emit_reg((reg),(dreg));
1196         emit_imm8((imm));
1197 }
1198
1199
1200 void emit_shrd_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1201 {
1202         *(cd->mcodeptr++) = 0x0f;
1203         *(cd->mcodeptr++) = 0xad;
1204         emit_membase(cd, (basereg),(disp),(reg));
1205 }
1206
1207
1208
1209 /*
1210  * jump operations
1211  */
1212 void emit_jmp_imm(codegendata *cd, s4 imm)
1213 {
1214         *(cd->mcodeptr++) = 0xe9;
1215         emit_imm32((imm));
1216 }
1217
1218
1219 void emit_jmp_reg(codegendata *cd, s4 reg)
1220 {
1221         *(cd->mcodeptr++) = 0xff;
1222         emit_reg(4,(reg));
1223 }
1224
1225
1226 void emit_jcc(codegendata *cd, s4 opc, s4 imm)
1227 {
1228         *(cd->mcodeptr++) = 0x0f;
1229         *(cd->mcodeptr++) =  0x80 + (u1) (opc);
1230         emit_imm32((imm));
1231 }
1232
1233
1234
1235 /*
1236  * conditional set operations
1237  */
1238 void emit_setcc_reg(codegendata *cd, s4 opc, s4 reg)
1239 {
1240         *(cd->mcodeptr++) = 0x0f;
1241         *(cd->mcodeptr++) = 0x90 + (u1) (opc);
1242         emit_reg(0,(reg));
1243 }
1244
1245
1246 void emit_setcc_membase(codegendata *cd, s4 opc, s4 basereg, s4 disp)
1247 {
1248         *(cd->mcodeptr++) = 0x0f;
1249         *(cd->mcodeptr++) =  0x90 + (u1) (opc);
1250         emit_membase(cd, (basereg),(disp),0);
1251 }
1252
1253
1254 void emit_xadd_reg_mem(codegendata *cd, s4 reg, s4 mem)
1255 {
1256         *(cd->mcodeptr++) = 0x0f;
1257         *(cd->mcodeptr++) = 0xc1;
1258         emit_mem((reg),(mem));
1259 }
1260
1261
1262 void emit_neg_reg(codegendata *cd, s4 reg)
1263 {
1264         *(cd->mcodeptr++) = 0xf7;
1265         emit_reg(3,(reg));
1266 }
1267
1268
1269
1270 void emit_push_imm(codegendata *cd, s4 imm)
1271 {
1272         *(cd->mcodeptr++) = 0x68;
1273         emit_imm32((imm));
1274 }
1275
1276
1277 void emit_pop_reg(codegendata *cd, s4 reg)
1278 {
1279         *(cd->mcodeptr++) = 0x58 + (0x07 & (u1) (reg));
1280 }
1281
1282
1283 void emit_push_reg(codegendata *cd, s4 reg)
1284 {
1285         *(cd->mcodeptr++) = 0x50 + (0x07 & (u1) (reg));
1286 }
1287
1288
1289 void emit_nop(codegendata *cd)
1290 {
1291         *(cd->mcodeptr++) = 0x90;
1292 }
1293
1294
1295 void emit_lock(codegendata *cd)
1296 {
1297         *(cd->mcodeptr++) = 0xf0;
1298 }
1299
1300
1301 /*
1302  * call instructions
1303  */
1304 void emit_call_reg(codegendata *cd, s4 reg)
1305 {
1306         *(cd->mcodeptr++) = 0xff;
1307         emit_reg(2,(reg));
1308 }
1309
1310
1311 void emit_call_imm(codegendata *cd, s4 imm)
1312 {
1313         *(cd->mcodeptr++) = 0xe8;
1314         emit_imm32((imm));
1315 }
1316
1317
1318
1319 /*
1320  * floating point instructions
1321  */
1322 void emit_fld1(codegendata *cd)
1323 {
1324         *(cd->mcodeptr++) = 0xd9;
1325         *(cd->mcodeptr++) = 0xe8;
1326 }
1327
1328
1329 void emit_fldz(codegendata *cd)
1330 {
1331         *(cd->mcodeptr++) = 0xd9;
1332         *(cd->mcodeptr++) = 0xee;
1333 }
1334
1335
1336 void emit_fld_reg(codegendata *cd, s4 reg)
1337 {
1338         *(cd->mcodeptr++) = 0xd9;
1339         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1340 }
1341
1342
1343 void emit_flds_membase(codegendata *cd, s4 basereg, s4 disp)
1344 {
1345         *(cd->mcodeptr++) = 0xd9;
1346         emit_membase(cd, (basereg),(disp),0);
1347 }
1348
1349
1350 void emit_flds_membase32(codegendata *cd, s4 basereg, s4 disp)
1351 {
1352         *(cd->mcodeptr++) = 0xd9;
1353         emit_membase32(cd, (basereg),(disp),0);
1354 }
1355
1356
1357 void emit_fldl_membase(codegendata *cd, s4 basereg, s4 disp)
1358 {
1359         *(cd->mcodeptr++) = 0xdd;
1360         emit_membase(cd, (basereg),(disp),0);
1361 }
1362
1363
1364 void emit_fldl_membase32(codegendata *cd, s4 basereg, s4 disp)
1365 {
1366         *(cd->mcodeptr++) = 0xdd;
1367         emit_membase32(cd, (basereg),(disp),0);
1368 }
1369
1370
1371 void emit_fldt_membase(codegendata *cd, s4 basereg, s4 disp)
1372 {
1373         *(cd->mcodeptr++) = 0xdb;
1374         emit_membase(cd, (basereg),(disp),5);
1375 }
1376
1377
1378 void emit_flds_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1379 {
1380         *(cd->mcodeptr++) = 0xd9;
1381         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1382 }
1383
1384
1385 void emit_fldl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1386 {
1387         *(cd->mcodeptr++) = 0xdd;
1388         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1389 }
1390
1391
1392 void emit_flds_mem(codegendata *cd, s4 mem)
1393 {
1394         *(cd->mcodeptr++) = 0xd9;
1395         emit_mem(0,(mem));
1396 }
1397
1398
1399 void emit_fldl_mem(codegendata *cd, s4 mem)
1400 {
1401         *(cd->mcodeptr++) = 0xdd;
1402         emit_mem(0,(mem));
1403 }
1404
1405
1406 void emit_fildl_membase(codegendata *cd, s4 basereg, s4 disp)
1407 {
1408         *(cd->mcodeptr++) = 0xdb;
1409         emit_membase(cd, (basereg),(disp),0);
1410 }
1411
1412
1413 void emit_fildll_membase(codegendata *cd, s4 basereg, s4 disp)
1414 {
1415         *(cd->mcodeptr++) = 0xdf;
1416         emit_membase(cd, (basereg),(disp),5);
1417 }
1418
1419
1420 void emit_fst_reg(codegendata *cd, s4 reg)
1421 {
1422         *(cd->mcodeptr++) = 0xdd;
1423         *(cd->mcodeptr++) = 0xd0 + (0x07 & (u1) (reg));
1424 }
1425
1426
1427 void emit_fsts_membase(codegendata *cd, s4 basereg, s4 disp)
1428 {
1429         *(cd->mcodeptr++) = 0xd9;
1430         emit_membase(cd, (basereg),(disp),2);
1431 }
1432
1433
1434 void emit_fstl_membase(codegendata *cd, s4 basereg, s4 disp)
1435 {
1436         *(cd->mcodeptr++) = 0xdd;
1437         emit_membase(cd, (basereg),(disp),2);
1438 }
1439
1440
1441 void emit_fsts_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1442 {
1443         *(cd->mcodeptr++) = 0xd9;
1444         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1445 }
1446
1447
1448 void emit_fstl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1449 {
1450         *(cd->mcodeptr++) = 0xdd;
1451         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1452 }
1453
1454
1455 void emit_fstp_reg(codegendata *cd, s4 reg)
1456 {
1457         *(cd->mcodeptr++) = 0xdd;
1458         *(cd->mcodeptr++) = 0xd8 + (0x07 & (u1) (reg));
1459 }
1460
1461
1462 void emit_fstps_membase(codegendata *cd, s4 basereg, s4 disp)
1463 {
1464         *(cd->mcodeptr++) = 0xd9;
1465         emit_membase(cd, (basereg),(disp),3);
1466 }
1467
1468
1469 void emit_fstps_membase32(codegendata *cd, s4 basereg, s4 disp)
1470 {
1471         *(cd->mcodeptr++) = 0xd9;
1472         emit_membase32(cd, (basereg),(disp),3);
1473 }
1474
1475
1476 void emit_fstpl_membase(codegendata *cd, s4 basereg, s4 disp)
1477 {
1478         *(cd->mcodeptr++) = 0xdd;
1479         emit_membase(cd, (basereg),(disp),3);
1480 }
1481
1482
1483 void emit_fstpl_membase32(codegendata *cd, s4 basereg, s4 disp)
1484 {
1485         *(cd->mcodeptr++) = 0xdd;
1486         emit_membase32(cd, (basereg),(disp),3);
1487 }
1488
1489
1490 void emit_fstpt_membase(codegendata *cd, s4 basereg, s4 disp)
1491 {
1492         *(cd->mcodeptr++) = 0xdb;
1493         emit_membase(cd, (basereg),(disp),7);
1494 }
1495
1496
1497 void emit_fstps_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1498 {
1499         *(cd->mcodeptr++) = 0xd9;
1500         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1501 }
1502
1503
1504 void emit_fstpl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1505 {
1506         *(cd->mcodeptr++) = 0xdd;
1507         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1508 }
1509
1510
1511 void emit_fstps_mem(codegendata *cd, s4 mem)
1512 {
1513         *(cd->mcodeptr++) = 0xd9;
1514         emit_mem(3,(mem));
1515 }
1516
1517
1518 void emit_fstpl_mem(codegendata *cd, s4 mem)
1519 {
1520         *(cd->mcodeptr++) = 0xdd;
1521         emit_mem(3,(mem));
1522 }
1523
1524
1525 void emit_fistl_membase(codegendata *cd, s4 basereg, s4 disp)
1526 {
1527         *(cd->mcodeptr++) = 0xdb;
1528         emit_membase(cd, (basereg),(disp),2);
1529 }
1530
1531
1532 void emit_fistpl_membase(codegendata *cd, s4 basereg, s4 disp)
1533 {
1534         *(cd->mcodeptr++) = 0xdb;
1535         emit_membase(cd, (basereg),(disp),3);
1536 }
1537
1538
1539 void emit_fistpll_membase(codegendata *cd, s4 basereg, s4 disp)
1540 {
1541         *(cd->mcodeptr++) = 0xdf;
1542         emit_membase(cd, (basereg),(disp),7);
1543 }
1544
1545
1546 void emit_fchs(codegendata *cd)
1547 {
1548         *(cd->mcodeptr++) = 0xd9;
1549         *(cd->mcodeptr++) = 0xe0;
1550 }
1551
1552
1553 void emit_faddp(codegendata *cd)
1554 {
1555         *(cd->mcodeptr++) = 0xde;
1556         *(cd->mcodeptr++) = 0xc1;
1557 }
1558
1559
1560 void emit_fadd_reg_st(codegendata *cd, s4 reg)
1561 {
1562         *(cd->mcodeptr++) = 0xd8;
1563         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1564 }
1565
1566
1567 void emit_fadd_st_reg(codegendata *cd, s4 reg)
1568 {
1569         *(cd->mcodeptr++) = 0xdc;
1570         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1571 }
1572
1573
1574 void emit_faddp_st_reg(codegendata *cd, s4 reg)
1575 {
1576         *(cd->mcodeptr++) = 0xde;
1577         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1578 }
1579
1580
1581 void emit_fadds_membase(codegendata *cd, s4 basereg, s4 disp)
1582 {
1583         *(cd->mcodeptr++) = 0xd8;
1584         emit_membase(cd, (basereg),(disp),0);
1585 }
1586
1587
1588 void emit_faddl_membase(codegendata *cd, s4 basereg, s4 disp)
1589 {
1590         *(cd->mcodeptr++) = 0xdc;
1591         emit_membase(cd, (basereg),(disp),0);
1592 }
1593
1594
1595 void emit_fsub_reg_st(codegendata *cd, s4 reg)
1596 {
1597         *(cd->mcodeptr++) = 0xd8;
1598         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1599 }
1600
1601
1602 void emit_fsub_st_reg(codegendata *cd, s4 reg)
1603 {
1604         *(cd->mcodeptr++) = 0xdc;
1605         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1606 }
1607
1608
1609 void emit_fsubp_st_reg(codegendata *cd, s4 reg)
1610 {
1611         *(cd->mcodeptr++) = 0xde;
1612         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1613 }
1614
1615
1616 void emit_fsubp(codegendata *cd)
1617 {
1618         *(cd->mcodeptr++) = 0xde;
1619         *(cd->mcodeptr++) = 0xe9;
1620 }
1621
1622
1623 void emit_fsubs_membase(codegendata *cd, s4 basereg, s4 disp)
1624 {
1625         *(cd->mcodeptr++) = 0xd8;
1626         emit_membase(cd, (basereg),(disp),4);
1627 }
1628
1629
1630 void emit_fsubl_membase(codegendata *cd, s4 basereg, s4 disp)
1631 {
1632         *(cd->mcodeptr++) = 0xdc;
1633         emit_membase(cd, (basereg),(disp),4);
1634 }
1635
1636
1637 void emit_fmul_reg_st(codegendata *cd, s4 reg)
1638 {
1639         *(cd->mcodeptr++) = 0xd8;
1640         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1641 }
1642
1643
1644 void emit_fmul_st_reg(codegendata *cd, s4 reg)
1645 {
1646         *(cd->mcodeptr++) = 0xdc;
1647         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1648 }
1649
1650
1651 void emit_fmulp(codegendata *cd)
1652 {
1653         *(cd->mcodeptr++) = 0xde;
1654         *(cd->mcodeptr++) = 0xc9;
1655 }
1656
1657
1658 void emit_fmulp_st_reg(codegendata *cd, s4 reg)
1659 {
1660         *(cd->mcodeptr++) = 0xde;
1661         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1662 }
1663
1664
1665 void emit_fmuls_membase(codegendata *cd, s4 basereg, s4 disp)
1666 {
1667         *(cd->mcodeptr++) = 0xd8;
1668         emit_membase(cd, (basereg),(disp),1);
1669 }
1670
1671
1672 void emit_fmull_membase(codegendata *cd, s4 basereg, s4 disp)
1673 {
1674         *(cd->mcodeptr++) = 0xdc;
1675         emit_membase(cd, (basereg),(disp),1);
1676 }
1677
1678
1679 void emit_fdiv_reg_st(codegendata *cd, s4 reg)
1680 {
1681         *(cd->mcodeptr++) = 0xd8;
1682         *(cd->mcodeptr++) = 0xf0 + (0x07 & (u1) (reg));
1683 }
1684
1685
1686 void emit_fdiv_st_reg(codegendata *cd, s4 reg)
1687 {
1688         *(cd->mcodeptr++) = 0xdc;
1689         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1690 }
1691
1692
1693 void emit_fdivp(codegendata *cd)
1694 {
1695         *(cd->mcodeptr++) = 0xde;
1696         *(cd->mcodeptr++) = 0xf9;
1697 }
1698
1699
1700 void emit_fdivp_st_reg(codegendata *cd, s4 reg)
1701 {
1702         *(cd->mcodeptr++) = 0xde;
1703         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1704 }
1705
1706
1707 void emit_fxch(codegendata *cd)
1708 {
1709         *(cd->mcodeptr++) = 0xd9;
1710         *(cd->mcodeptr++) = 0xc9;
1711 }
1712
1713
1714 void emit_fxch_reg(codegendata *cd, s4 reg)
1715 {
1716         *(cd->mcodeptr++) = 0xd9;
1717         *(cd->mcodeptr++) = 0xc8 + (0x07 & (reg));
1718 }
1719
1720
1721 void emit_fprem(codegendata *cd)
1722 {
1723         *(cd->mcodeptr++) = 0xd9;
1724         *(cd->mcodeptr++) = 0xf8;
1725 }
1726
1727
1728 void emit_fprem1(codegendata *cd)
1729 {
1730         *(cd->mcodeptr++) = 0xd9;
1731         *(cd->mcodeptr++) = 0xf5;
1732 }
1733
1734
1735 void emit_fucom(codegendata *cd)
1736 {
1737         *(cd->mcodeptr++) = 0xdd;
1738         *(cd->mcodeptr++) = 0xe1;
1739 }
1740
1741
1742 void emit_fucom_reg(codegendata *cd, s4 reg)
1743 {
1744         *(cd->mcodeptr++) = 0xdd;
1745         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1746 }
1747
1748
1749 void emit_fucomp_reg(codegendata *cd, s4 reg)
1750 {
1751         *(cd->mcodeptr++) = 0xdd;
1752         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1753 }
1754
1755
1756 void emit_fucompp(codegendata *cd)
1757 {
1758         *(cd->mcodeptr++) = 0xda;
1759         *(cd->mcodeptr++) = 0xe9;
1760 }
1761
1762
1763 void emit_fnstsw(codegendata *cd)
1764 {
1765         *(cd->mcodeptr++) = 0xdf;
1766         *(cd->mcodeptr++) = 0xe0;
1767 }
1768
1769
1770 void emit_sahf(codegendata *cd)
1771 {
1772         *(cd->mcodeptr++) = 0x9e;
1773 }
1774
1775
1776 void emit_finit(codegendata *cd)
1777 {
1778         *(cd->mcodeptr++) = 0x9b;
1779         *(cd->mcodeptr++) = 0xdb;
1780         *(cd->mcodeptr++) = 0xe3;
1781 }
1782
1783
1784 void emit_fldcw_mem(codegendata *cd, s4 mem)
1785 {
1786         *(cd->mcodeptr++) = 0xd9;
1787         emit_mem(5,(mem));
1788 }
1789
1790
1791 void emit_fldcw_membase(codegendata *cd, s4 basereg, s4 disp)
1792 {
1793         *(cd->mcodeptr++) = 0xd9;
1794         emit_membase(cd, (basereg),(disp),5);
1795 }
1796
1797
1798 void emit_wait(codegendata *cd)
1799 {
1800         *(cd->mcodeptr++) = 0x9b;
1801 }
1802
1803
1804 void emit_ffree_reg(codegendata *cd, s4 reg)
1805 {
1806         *(cd->mcodeptr++) = 0xdd;
1807         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1808 }
1809
1810
1811 void emit_fdecstp(codegendata *cd)
1812 {
1813         *(cd->mcodeptr++) = 0xd9;
1814         *(cd->mcodeptr++) = 0xf6;
1815 }
1816
1817
1818 void emit_fincstp(codegendata *cd)
1819 {
1820         *(cd->mcodeptr++) = 0xd9;
1821         *(cd->mcodeptr++) = 0xf7;
1822 }
1823
1824
1825 /*
1826  * These are local overrides for various environment variables in Emacs.
1827  * Please do not remove this and leave it at the end of the file, where
1828  * Emacs will automagically detect them.
1829  * ---------------------------------------------------------------------
1830  * Local variables:
1831  * mode: c
1832  * indent-tabs-mode: t
1833  * c-basic-offset: 4
1834  * tab-width: 4
1835  * End:
1836  */