src/vm/jit/i386/emit.c

   1 /* src/vm/jit/i386/emit.c - i386 code emitter functions
   2
   3    Copyright (C) 1996-2005, 2006, 2007, 2008
   4    CACAOVM - Verein zur Foerderung der freien virtuellen Maschine CACAO
   5
   6    This file is part of CACAO.
   7
   8    This program is free software; you can redistribute it and/or
   9    modify it under the terms of the GNU General Public License as
  10    published by the Free Software Foundation; either version 2, or (at
  11    your option) any later version.
  12
  13    This program is distributed in the hope that it will be useful, but
  14    WITHOUT ANY WARRANTY; without even the implied warranty of
  15    MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  16    General Public License for more details.
  17
  18    You should have received a copy of the GNU General Public License
  19    along with this program; if not, write to the Free Software
  20    Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA
  21    02110-1301, USA.
  22
  23 */
  24
  25
  26 #include "config.h"
  27
  28 #include <assert.h>
  29
  30 #include "vm/types.h"
  31
  32 #include "vm/jit/i386/codegen.h"
  33 #include "vm/jit/i386/emit.h"
  34 #include "vm/jit/i386/md-abi.h"
  35
  36 #include "mm/memory.h"
  37
  38 #include "threads/lock-common.h"
  39
  40 #include "vm/exceptions.h"
  41
  42 #include "vm/jit/abi.h"
  43 #include "vm/jit/asmpart.h"
  44 #include "vm/jit/dseg.h"
  45 #include "vm/jit/emit-common.h"
  46 #include "vm/jit/jit.h"
  47 #include "vm/jit/patcher-common.h"
  48 #include "vm/jit/replace.h"
  49 #include "vm/jit/trace.h"
  50 #include "vm/jit/trap.h"
  51
  52 #include "vmcore/options.h"
  53 #include "vmcore/statistics.h"
  54
  55
  56 /* emit_load ******************************************************************
  57
  58    Emits a possible load of an operand.
  59
  60 *******************************************************************************/
  61
  62 inline s4 emit_load(jitdata *jd, instruction *iptr, varinfo *src, s4 tempreg)
  63 {
  64         codegendata  *cd;
  65         s4            disp;
  66         s4            reg;
  67
  68         /* get required compiler data */
  69
  70         cd = jd->cd;
  71
  72         if (IS_INMEMORY(src->flags)) {
  73                 COUNT_SPILLS;
  74
  75                 disp = src->vv.regoff;
  76
  77                 switch (src->type) {
  78                 case TYPE_INT:
  79                 case TYPE_ADR:
  80                         M_ILD(tempreg, REG_SP, disp);
  81                         break;
  82                 case TYPE_LNG:
  83                         M_LLD(tempreg, REG_SP, disp);
  84                         break;
  85                 case TYPE_FLT:
  86                         M_FLD(tempreg, REG_SP, disp);
  87                         break;
  88                 case TYPE_DBL:
  89                         M_DLD(tempreg, REG_SP, disp);
  90                         break;
  91                 default:
  92                         vm_abort("emit_load: unknown type %d", src->type);
  93                 }
  94
  95                 reg = tempreg;
  96         }
  97         else
  98                 reg = src->vv.regoff;
  99
 100         return reg;
 101 }
 102
 103
 104 /* emit_load_low ************************************************************
 105
 106    Emits a possible load of the low 32-bits of an operand.
 107
 108 *******************************************************************************/
 109
 110 inline s4 emit_load_low(jitdata *jd, instruction *iptr, varinfo *src,s4 tempreg)
 111 {
 112         codegendata  *cd;
 113         s4            disp;
 114         s4            reg;
 115
 116         assert(src->type == TYPE_LNG);
 117
 118         /* get required compiler data */
 119
 120         cd = jd->cd;
 121
 122
 123         if (IS_INMEMORY(src->flags)) {
 124                 COUNT_SPILLS;
 125
 126                 disp = src->vv.regoff;
 127
 128                 M_ILD(tempreg, REG_SP, disp);
 129
 130                 reg = tempreg;
 131         }
 132         else
 133                 reg = GET_LOW_REG(src->vv.regoff);
 134
 135         return reg;
 136 }
 137
 138
 139 /* emit_load_high ***********************************************************
 140
 141    Emits a possible load of the high 32-bits of an operand.
 142
 143 *******************************************************************************/
 144
 145 inline s4 emit_load_high(jitdata *jd, instruction *iptr,varinfo *src,s4 tempreg)
 146 {
 147         codegendata  *cd;
 148         s4            disp;
 149         s4            reg;
 150
 151         /* get required compiler data */
 152
 153         assert(src->type == TYPE_LNG);
 154
 155         cd = jd->cd;
 156
 157         if (IS_INMEMORY(src->flags)) {
 158                 COUNT_SPILLS;
 159
 160                 disp = src->vv.regoff;
 161
 162                 M_ILD(tempreg, REG_SP, disp + 4);
 163
 164                 reg = tempreg;
 165         }
 166         else
 167                 reg = GET_HIGH_REG(src->vv.regoff);
 168
 169         return reg;
 170 }
 171
 172
 173 /* emit_store ******************************************************************
 174
 175    Emits a possible store of the destination operand.
 176
 177 *******************************************************************************/
 178
 179 inline void emit_store(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 180 {
 181         codegendata  *cd;
 182         s4            disp;
 183
 184         /* get required compiler data */
 185
 186         cd = jd->cd;
 187
 188         if (IS_INMEMORY(dst->flags)) {
 189                 COUNT_SPILLS;
 190
 191                 disp = dst->vv.regoff;
 192
 193                 switch (dst->type) {
 194                 case TYPE_INT:
 195                 case TYPE_ADR:
 196                         M_IST(d, REG_SP, disp);
 197                         break;
 198                 case TYPE_LNG:
 199                         M_LST(d, REG_SP, disp);
 200                         break;
 201                 case TYPE_FLT:
 202                         M_FST(d, REG_SP, disp);
 203                         break;
 204                 case TYPE_DBL:
 205                         M_DST(d, REG_SP, disp);
 206                         break;
 207                 default:
 208                         vm_abort("emit_store: unknown type %d", dst->type);
 209                 }
 210         }
 211 }
 212
 213
 214 /* emit_store_low **************************************************************
 215
 216    Emits a possible store of the low 32-bits of the destination
 217    operand.
 218
 219 *******************************************************************************/
 220
 221 inline void emit_store_low(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 222 {
 223         codegendata  *cd;
 224
 225         assert(dst->type == TYPE_LNG);
 226
 227         /* get required compiler data */
 228
 229         cd = jd->cd;
 230
 231         if (IS_INMEMORY(dst->flags)) {
 232                 COUNT_SPILLS;
 233                 M_IST(GET_LOW_REG(d), REG_SP, dst->vv.regoff);
 234         }
 235 }
 236
 237
 238 /* emit_store_high *************************************************************
 239
 240    Emits a possible store of the high 32-bits of the destination
 241    operand.
 242
 243 *******************************************************************************/
 244
 245 inline void emit_store_high(jitdata *jd, instruction *iptr, varinfo *dst, s4 d)
 246 {
 247         codegendata  *cd;
 248
 249         assert(dst->type == TYPE_LNG);
 250
 251         /* get required compiler data */
 252
 253         cd = jd->cd;
 254
 255         if (IS_INMEMORY(dst->flags)) {
 256                 COUNT_SPILLS;
 257                 M_IST(GET_HIGH_REG(d), REG_SP, dst->vv.regoff + 4);
 258         }
 259 }
 260
 261
 262 /* emit_copy *******************************************************************
 263
 264    Generates a register/memory to register/memory copy.
 265
 266 *******************************************************************************/
 267
 268 void emit_copy(jitdata *jd, instruction *iptr)
 269 {
 270         codegendata *cd;
 271         varinfo     *src;
 272         varinfo     *dst;
 273         s4           s1, d;
 274
 275         /* get required compiler data */
 276
 277         cd = jd->cd;
 278
 279         /* get source and destination variables */
 280
 281         src = VAROP(iptr->s1);
 282         dst = VAROP(iptr->dst);
 283
 284         if ((src->vv.regoff != dst->vv.regoff) ||
 285                 ((src->flags ^ dst->flags) & INMEMORY)) {
 286
 287                 if ((src->type == TYPE_RET) || (dst->type == TYPE_RET)) {
 288                         /* emit nothing, as the value won't be used anyway */
 289                         return;
 290                 }
 291
 292                 /* If one of the variables resides in memory, we can eliminate
 293                    the register move from/to the temporary register with the
 294                    order of getting the destination register and the load. */
 295
 296                 if (IS_INMEMORY(src->flags)) {
 297                         if (IS_LNG_TYPE(src->type))
 298                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP12_PACKED);
 299                         else
 300                                 d = codegen_reg_of_var(iptr->opc, dst, REG_ITMP1);
 301
 302                         s1 = emit_load(jd, iptr, src, d);
 303                 }
 304                 else {
 305                         if (IS_LNG_TYPE(src->type))
 306                                 s1 = emit_load(jd, iptr, src, REG_ITMP12_PACKED);
 307                         else
 308                                 s1 = emit_load(jd, iptr, src, REG_ITMP1);
 309
 310                         d = codegen_reg_of_var(iptr->opc, dst, s1);
 311                 }
 312
 313                 if (s1 != d) {
 314                         switch (src->type) {
 315                         case TYPE_INT:
 316                         case TYPE_ADR:
 317                                 M_MOV(s1, d);
 318                                 break;
 319                         case TYPE_LNG:
 320                                 M_LNGMOVE(s1, d);
 321                                 break;
 322                         case TYPE_FLT:
 323                         case TYPE_DBL:
 324 /*                              M_FMOV(s1, d); */
 325                                 break;
 326                         default:
 327                                 vm_abort("emit_copy: unknown type %d", src->type);
 328                         }
 329                 }
 330
 331                 emit_store(jd, iptr, dst, d);
 332         }
 333 }
 334
 335
 336 /* emit_branch *****************************************************************
 337
 338    Emits the code for conditional and unconditional branchs.
 339
 340 *******************************************************************************/
 341
 342 void emit_branch(codegendata *cd, s4 disp, s4 condition, s4 reg, u4 options)
 343 {
 344         s4 branchdisp;
 345
 346         /* ATTENTION: a displacement overflow cannot happen */
 347
 348         /* check which branch to generate */
 349
 350         if (condition == BRANCH_UNCONDITIONAL) {
 351
 352                 /* calculate the different displacements */
 353
 354                 branchdisp = disp - BRANCH_UNCONDITIONAL_SIZE;
 355
 356                 M_JMP_IMM(branchdisp);
 357         }
 358         else {
 359                 /* calculate the different displacements */
 360
 361                 branchdisp = disp - BRANCH_CONDITIONAL_SIZE;
 362
 363                 switch (condition) {
 364                 case BRANCH_EQ:
 365                         M_BEQ(branchdisp);
 366                         break;
 367                 case BRANCH_NE:
 368                         M_BNE(branchdisp);
 369                         break;
 370                 case BRANCH_LT:
 371                         M_BLT(branchdisp);
 372                         break;
 373                 case BRANCH_GE:
 374                         M_BGE(branchdisp);
 375                         break;
 376                 case BRANCH_GT:
 377                         M_BGT(branchdisp);
 378                         break;
 379                 case BRANCH_LE:
 380                         M_BLE(branchdisp);
 381                         break;
 382                 case BRANCH_ULT:
 383                         M_BB(branchdisp);
 384                         break;
 385                 case BRANCH_ULE:
 386                         M_BBE(branchdisp);
 387                         break;
 388                 case BRANCH_UGE:
 389                         M_BAE(branchdisp);
 390                         break;
 391                 case BRANCH_UGT:
 392                         M_BA(branchdisp);
 393                         break;
 394                 default:
 395                         vm_abort("emit_branch: unknown condition %d", condition);
 396                 }
 397         }
 398 }
 399
 400
 401 /* emit_arithmetic_check *******************************************************
 402
 403    Emit an ArithmeticException check.
 404
 405 *******************************************************************************/
 406
 407 void emit_arithmetic_check(codegendata *cd, instruction *iptr, s4 reg)
 408 {
 409         if (INSTRUCTION_MUST_CHECK(iptr)) {
 410                 M_TEST(reg);
 411                 M_BNE(6);
 412                 M_ALD_MEM(reg, TRAP_ArithmeticException);
 413         }
 414 }
 415
 416
 417 /* emit_arrayindexoutofbounds_check ********************************************
 418
 419    Emit a ArrayIndexOutOfBoundsException check.
 420
 421 *******************************************************************************/
 422
 423 void emit_arrayindexoutofbounds_check(codegendata *cd, instruction *iptr, s4 s1, s4 s2)
 424 {
 425         if (INSTRUCTION_MUST_CHECK(iptr)) {
 426         M_ILD(REG_ITMP3, s1, OFFSET(java_array_t, size));
 427         M_CMP(REG_ITMP3, s2);
 428         M_BB(6);
 429                 M_ALD_MEM(s2, TRAP_ArrayIndexOutOfBoundsException);
 430         }
 431 }
 432
 433
 434 /* emit_arraystore_check *******************************************************
 435
 436    Emit an ArrayStoreException check.
 437
 438 *******************************************************************************/
 439
 440 void emit_arraystore_check(codegendata *cd, instruction *iptr)
 441 {
 442         if (INSTRUCTION_MUST_CHECK(iptr)) {
 443                 M_TEST(REG_RESULT);
 444                 M_BNE(6);
 445                 M_ALD_MEM(REG_RESULT, TRAP_ArrayStoreException);
 446         }
 447 }
 448
 449
 450 /* emit_classcast_check ********************************************************
 451
 452    Emit a ClassCastException check.
 453
 454 *******************************************************************************/
 455
 456 void emit_classcast_check(codegendata *cd, instruction *iptr, s4 condition, s4 reg, s4 s1)
 457 {
 458         if (INSTRUCTION_MUST_CHECK(iptr)) {
 459                 switch (condition) {
 460                 case BRANCH_LE:
 461                         M_BGT(6);
 462                         break;
 463                 case BRANCH_GE:
 464                         M_BLT(6);
 465                         break;
 466                 case BRANCH_EQ:
 467                         M_BNE(6);
 468                         break;
 469                 case BRANCH_NE:
 470                         M_BEQ(6);
 471                         break;
 472                 case BRANCH_ULE:
 473                         M_BBE(6);
 474                         break;
 475                 default:
 476                         vm_abort("emit_classcast_check: unknown condition %d", condition);
 477                 }
 478                 M_ALD_MEM(s1, TRAP_ClassCastException);
 479         }
 480 }
 481
 482
 483 /* emit_nullpointer_check ******************************************************
 484
 485    Emit a NullPointerException check.
 486
 487 *******************************************************************************/
 488
 489 void emit_nullpointer_check(codegendata *cd, instruction *iptr, s4 reg)
 490 {
 491         if (INSTRUCTION_MUST_CHECK(iptr)) {
 492                 M_TEST(reg);
 493                 M_BNE(6);
 494                 M_ALD_MEM(reg, TRAP_NullPointerException);
 495         }
 496 }
 497
 498
 499 /* emit_exception_check ********************************************************
 500
 501    Emit an Exception check.
 502
 503 *******************************************************************************/
 504
 505 void emit_exception_check(codegendata *cd, instruction *iptr)
 506 {
 507         if (INSTRUCTION_MUST_CHECK(iptr)) {
 508                 M_TEST(REG_RESULT);
 509                 M_BNE(6);
 510                 M_ALD_MEM(REG_RESULT, TRAP_CHECK_EXCEPTION);
 511         }
 512 }
 513
 514
 515 /* emit_trap_compiler **********************************************************
 516
 517    Emit a trap instruction which calls the JIT compiler.
 518
 519 *******************************************************************************/
 520
 521 void emit_trap_compiler(codegendata *cd)
 522 {
 523         M_ALD_MEM(REG_METHODPTR, TRAP_COMPILER);
 524 }
 525
 526
 527 /* emit_trap *******************************************************************
 528
 529    Emit a trap instruction and return the original machine code.
 530
 531 *******************************************************************************/
 532
 533 uint32_t emit_trap(codegendata *cd)
 534 {
 535         uint16_t mcode;
 536
 537         /* Get machine code which is patched back in later. The
 538            trap is 2 bytes long. */
 539
 540         mcode = *((uint16_t *) cd->mcodeptr);
 541
 542 #if 0
 543         /* XXX this breaks GDB, so we disable it for now */
 544         *(cd->mcodeptr++) = 0xcc;
 545         M_INT3;
 546 #else
 547         M_UD2;
 548 #endif
 549
 550         return (uint32_t) mcode;
 551 }
 552
 553
 554 /* emit_verbosecall_enter ******************************************************
 555
 556    Generates the code for the call trace.
 557
 558 *******************************************************************************/
 559
 560 #if !defined(NDEBUG)
 561 void emit_verbosecall_enter(jitdata *jd)
 562 {
 563         methodinfo   *m;
 564         codeinfo     *code;
 565         codegendata  *cd;
 566         registerdata *rd;
 567         methoddesc   *md;
 568         int32_t       stackframesize;
 569         int           i;
 570         int           align_off;             /* offset for alignment compensation */
 571
 572         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 573                 return;
 574
 575         /* get required compiler data */
 576
 577         m    = jd->m;
 578         code = jd->code;
 579         cd   = jd->cd;
 580         rd   = jd->rd;
 581
 582         md = m->parseddesc;
 583
 584         /* mark trace code */
 585
 586         M_NOP;
 587
 588         /* keep stack 16-byte aligned */
 589
 590         stackframesize = 2 + TMP_CNT;
 591         ALIGN_2(stackframesize);
 592
 593         M_ASUB_IMM(stackframesize * 8, REG_SP);
 594
 595         /* save temporary registers for leaf methods */
 596
 597         if (code_is_leafmethod(code)) {
 598                 for (i = 0; i < INT_TMP_CNT; i++)
 599                         M_IST(rd->tmpintregs[i], REG_SP, (2 + i) * 8);
 600         }
 601
 602         /* no argument registers to save */
 603
 604         align_off = cd->stackframesize ? 4 : 0;
 605         M_AST_IMM(m, REG_SP, 0 * 4);
 606         M_AST_IMM(0, REG_SP, 1 * 4);
 607         M_AST(REG_SP, REG_SP, 2 * 4);
 608         M_IADD_IMM_MEMBASE(stackframesize * 8 + cd->stackframesize * 8 + 4 + align_off, REG_SP, 2 * 4);
 609         M_MOV_IMM(trace_java_call_enter, REG_ITMP1);
 610         M_CALL(REG_ITMP1);
 611
 612         /* no argument registers to restore */
 613
 614         /* restore temporary registers for leaf methods */
 615
 616         if (code_is_leafmethod(code)) {
 617                 for (i = 0; i < INT_TMP_CNT; i++)
 618                         M_ILD(rd->tmpintregs[i], REG_SP, (2 + i) * 8);
 619         }
 620
 621         M_AADD_IMM(stackframesize * 8, REG_SP);
 622
 623         /* mark trace code */
 624
 625         M_NOP;
 626 }
 627 #endif /* !defined(NDEBUG) */
 628
 629
 630 /* emit_verbosecall_exit *******************************************************
 631
 632    Generates the code for the call trace.
 633
 634 *******************************************************************************/
 635
 636 #if !defined(NDEBUG)
 637 void emit_verbosecall_exit(jitdata *jd)
 638 {
 639         methodinfo   *m;
 640         codegendata  *cd;
 641         registerdata *rd;
 642         methoddesc   *md;
 643
 644         if (!JITDATA_HAS_FLAG_VERBOSECALL(jd))
 645                 return;
 646
 647         /* get required compiler data */
 648
 649         m  = jd->m;
 650         cd = jd->cd;
 651         rd = jd->rd;
 652
 653         md = m->parseddesc;
 654
 655         /* mark trace code */
 656
 657         M_NOP;
 658
 659         /* keep stack 16-byte aligned */
 660
 661         M_ASUB_IMM(4 + 4 + 8, REG_SP);
 662
 663         /* save return value */
 664
 665         switch (md->returntype.type) {
 666         case TYPE_ADR:
 667         case TYPE_INT:
 668                 M_IST(REG_RESULT, REG_SP, 2 * 4);
 669                 break;
 670         case TYPE_LNG:
 671                 M_LST(REG_RESULT_PACKED, REG_SP, 2 * 4);
 672                 break;
 673         case TYPE_FLT:
 674                 M_FSTNP(REG_NULL, REG_SP, 2 * 4);
 675                 break;
 676         case TYPE_DBL:
 677                 M_DSTNP(REG_NULL, REG_SP, 2 * 4);
 678                 break;
 679         }
 680
 681         M_AST_IMM(m, REG_SP, 0 * 4);
 682         M_AST(REG_SP, REG_SP, 1 * 4);
 683         M_IADD_IMM_MEMBASE(2 * 4, REG_SP, 1 * 4);
 684         M_MOV_IMM(trace_java_call_exit, REG_ITMP1);
 685         M_CALL(REG_ITMP1);
 686
 687         /* restore return value */
 688
 689         switch (md->returntype.type) {
 690         case TYPE_ADR:
 691         case TYPE_INT:
 692                 M_ILD(REG_RESULT, REG_SP, 2 * 4);
 693                 break;
 694         case TYPE_LNG:
 695                 M_LLD(REG_RESULT_PACKED, REG_SP, 2 * 4);
 696                 break;
 697         }
 698
 699         M_AADD_IMM(4 + 4 + 8, REG_SP);
 700
 701         /* mark trace code */
 702
 703         M_NOP;
 704 }
 705 #endif /* !defined(NDEBUG) */
 706
 707
 708 /* code generation functions **************************************************/
 709
 710 static void emit_membase(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 711 {
 712         if (basereg == ESP) {
 713                 if (disp == 0) {
 714                         emit_address_byte(0, dreg, ESP);
 715                         emit_address_byte(0, ESP, ESP);
 716                 }
 717                 else if (IS_IMM8(disp)) {
 718                         emit_address_byte(1, dreg, ESP);
 719                         emit_address_byte(0, ESP, ESP);
 720                         emit_imm8(disp);
 721                 }
 722                 else {
 723                         emit_address_byte(2, dreg, ESP);
 724                         emit_address_byte(0, ESP, ESP);
 725                         emit_imm32(disp);
 726                 }
 727         }
 728         else if ((disp == 0) && (basereg != EBP)) {
 729                 emit_address_byte(0, dreg, basereg);
 730         }
 731         else if (IS_IMM8(disp)) {
 732                 emit_address_byte(1, dreg, basereg);
 733                 emit_imm8(disp);
 734         }
 735         else {
 736                 emit_address_byte(2, dreg, basereg);
 737                 emit_imm32(disp);
 738         }
 739 }
 740
 741
 742 static void emit_membase32(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
 743 {
 744         if (basereg == ESP) {
 745                 emit_address_byte(2, dreg, ESP);
 746                 emit_address_byte(0, ESP, ESP);
 747                 emit_imm32(disp);
 748         }
 749         else {
 750                 emit_address_byte(2, dreg, basereg);
 751                 emit_imm32(disp);
 752         }
 753 }
 754
 755
 756 static void emit_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 757 {
 758         if (basereg == -1) {
 759                 emit_address_byte(0, reg, 4);
 760                 emit_address_byte(scale, indexreg, 5);
 761                 emit_imm32(disp);
 762         }
 763         else if ((disp == 0) && (basereg != EBP)) {
 764                 emit_address_byte(0, reg, 4);
 765                 emit_address_byte(scale, indexreg, basereg);
 766         }
 767         else if (IS_IMM8(disp)) {
 768                 emit_address_byte(1, reg, 4);
 769                 emit_address_byte(scale, indexreg, basereg);
 770                 emit_imm8(disp);
 771         }
 772         else {
 773                 emit_address_byte(2, reg, 4);
 774                 emit_address_byte(scale, indexreg, basereg);
 775                 emit_imm32(disp);
 776         }
 777 }
 778
 779
 780 /* low-level code emitter functions *******************************************/
 781
 782 void emit_mov_reg_reg(codegendata *cd, s4 reg, s4 dreg)
 783 {
 784         COUNT(count_mov_reg_reg);
 785         *(cd->mcodeptr++) = 0x89;
 786         emit_reg((reg),(dreg));
 787 }
 788
 789
 790 void emit_mov_imm_reg(codegendata *cd, s4 imm, s4 reg)
 791 {
 792         *(cd->mcodeptr++) = 0xb8 + ((reg) & 0x07);
 793         emit_imm32((imm));
 794 }
 795
 796
 797 void emit_movb_imm_reg(codegendata *cd, s4 imm, s4 reg)
 798 {
 799         *(cd->mcodeptr++) = 0xc6;
 800         emit_reg(0,(reg));
 801         emit_imm8((imm));
 802 }
 803
 804
 805 void emit_mov_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 806 {
 807         COUNT(count_mov_mem_reg);
 808         *(cd->mcodeptr++) = 0x8b;
 809         emit_membase(cd, (basereg),(disp),(reg));
 810 }
 811
 812
 813 /*
 814  * this one is for INVOKEVIRTUAL/INVOKEINTERFACE to have a
 815  * constant membase immediate length of 32bit
 816  */
 817 void emit_mov_membase32_reg(codegendata *cd, s4 basereg, s4 disp, s4 reg)
 818 {
 819         COUNT(count_mov_mem_reg);
 820         *(cd->mcodeptr++) = 0x8b;
 821         emit_membase32(cd, (basereg),(disp),(reg));
 822 }
 823
 824
 825 void emit_mov_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 826 {
 827         COUNT(count_mov_reg_mem);
 828         *(cd->mcodeptr++) = 0x89;
 829         emit_membase(cd, (basereg),(disp),(reg));
 830 }
 831
 832
 833 void emit_mov_reg_membase32(codegendata *cd, s4 reg, s4 basereg, s4 disp)
 834 {
 835         COUNT(count_mov_reg_mem);
 836         *(cd->mcodeptr++) = 0x89;
 837         emit_membase32(cd, (basereg),(disp),(reg));
 838 }
 839
 840
 841 void emit_mov_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 842 {
 843         COUNT(count_mov_mem_reg);
 844         *(cd->mcodeptr++) = 0x8b;
 845         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 846 }
 847
 848
 849 void emit_mov_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 850 {
 851         COUNT(count_mov_reg_mem);
 852         *(cd->mcodeptr++) = 0x89;
 853         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 854 }
 855
 856
 857 void emit_movw_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 858 {
 859         COUNT(count_mov_reg_mem);
 860         *(cd->mcodeptr++) = 0x66;
 861         *(cd->mcodeptr++) = 0x89;
 862         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 863 }
 864
 865
 866 void emit_movb_reg_memindex(codegendata *cd, s4 reg, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 867 {
 868         COUNT(count_mov_reg_mem);
 869         *(cd->mcodeptr++) = 0x88;
 870         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 871 }
 872
 873
 874 void emit_mov_reg_mem(codegendata *cd, s4 reg, s4 mem)
 875 {
 876         COUNT(count_mov_reg_mem);
 877         *(cd->mcodeptr++) = 0x89;
 878         emit_mem((reg),(mem));
 879 }
 880
 881
 882 void emit_mov_mem_reg(codegendata *cd, s4 mem, s4 dreg)
 883 {
 884         COUNT(count_mov_mem_reg);
 885         *(cd->mcodeptr++) = 0x8b;
 886         emit_mem((dreg),(mem));
 887 }
 888
 889
 890 void emit_mov_imm_mem(codegendata *cd, s4 imm, s4 mem)
 891 {
 892         *(cd->mcodeptr++) = 0xc7;
 893         emit_mem(0, mem);
 894         emit_imm32(imm);
 895 }
 896
 897
 898 void emit_mov_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 899 {
 900         *(cd->mcodeptr++) = 0xc7;
 901         emit_membase(cd, (basereg),(disp),0);
 902         emit_imm32((imm));
 903 }
 904
 905
 906 void emit_mov_imm_membase32(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 907 {
 908         *(cd->mcodeptr++) = 0xc7;
 909         emit_membase32(cd, (basereg),(disp),0);
 910         emit_imm32((imm));
 911 }
 912
 913
 914 void emit_movb_imm_membase(codegendata *cd, s4 imm, s4 basereg, s4 disp)
 915 {
 916         *(cd->mcodeptr++) = 0xc6;
 917         emit_membase(cd, (basereg),(disp),0);
 918         emit_imm8((imm));
 919 }
 920
 921
 922 void emit_movsbl_reg_reg(codegendata *cd, s4 a, s4 b)
 923 {
 924         assert(a < 4);                     /* Can only operate on al, bl, cl, dl. */
 925         *(cd->mcodeptr++) = 0x0f;
 926         *(cd->mcodeptr++) = 0xbe;
 927         emit_reg((b),(a));
 928 }
 929
 930
 931 void emit_movsbl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 932 {
 933         COUNT(count_mov_mem_reg);
 934         *(cd->mcodeptr++) = 0x0f;
 935         *(cd->mcodeptr++) = 0xbe;
 936         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 937 }
 938
 939
 940 void emit_movswl_reg_reg(codegendata *cd, s4 a, s4 b)
 941 {
 942         *(cd->mcodeptr++) = 0x0f;
 943         *(cd->mcodeptr++) = 0xbf;
 944         emit_reg((b),(a));
 945 }
 946
 947
 948 void emit_movswl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 949 {
 950         COUNT(count_mov_mem_reg);
 951         *(cd->mcodeptr++) = 0x0f;
 952         *(cd->mcodeptr++) = 0xbf;
 953         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 954 }
 955
 956
 957 void emit_movzbl_reg_reg(codegendata *cd, s4 a, s4 b)
 958 {
 959         assert(a < 4);                     /* Can only operate on al, bl, cl, dl. */
 960         *(cd->mcodeptr++) = 0x0f;
 961         *(cd->mcodeptr++) = 0xb6;
 962         emit_reg((b),(a));
 963 }
 964
 965
 966 void emit_movzwl_reg_reg(codegendata *cd, s4 a, s4 b)
 967 {
 968         *(cd->mcodeptr++) = 0x0f;
 969         *(cd->mcodeptr++) = 0xb7;
 970         emit_reg((b),(a));
 971 }
 972
 973
 974 void emit_movzwl_memindex_reg(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
 975 {
 976         COUNT(count_mov_mem_reg);
 977         *(cd->mcodeptr++) = 0x0f;
 978         *(cd->mcodeptr++) = 0xb7;
 979         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
 980 }
 981
 982
 983 void emit_mov_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 984 {
 985         *(cd->mcodeptr++) = 0xc7;
 986         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 987         emit_imm32((imm));
 988 }
 989
 990
 991 void emit_movw_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
 992 {
 993         *(cd->mcodeptr++) = 0x66;
 994         *(cd->mcodeptr++) = 0xc7;
 995         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
 996         emit_imm16((imm));
 997 }
 998
 999
1000 void emit_movb_imm_memindex(codegendata *cd, s4 imm, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1001 {
1002         *(cd->mcodeptr++) = 0xc6;
1003         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1004         emit_imm8((imm));
1005 }
1006
1007
1008 /*
1009  * alu operations
1010  */
1011 void emit_alu_reg_reg(codegendata *cd, s4 opc, s4 reg, s4 dreg)
1012 {
1013         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
1014         emit_reg((reg),(dreg));
1015 }
1016
1017
1018 void emit_alu_reg_membase(codegendata *cd, s4 opc, s4 reg, s4 basereg, s4 disp)
1019 {
1020         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 1;
1021         emit_membase(cd, (basereg),(disp),(reg));
1022 }
1023
1024
1025 void emit_alu_membase_reg(codegendata *cd, s4 opc, s4 basereg, s4 disp, s4 reg)
1026 {
1027         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 3;
1028         emit_membase(cd, (basereg),(disp),(reg));
1029 }
1030
1031
1032 void emit_alu_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1033 {
1034         if (IS_IMM8(imm)) {
1035                 *(cd->mcodeptr++) = 0x83;
1036                 emit_reg((opc),(dreg));
1037                 emit_imm8((imm));
1038         } else {
1039                 *(cd->mcodeptr++) = 0x81;
1040                 emit_reg((opc),(dreg));
1041                 emit_imm32((imm));
1042         }
1043 }
1044
1045
1046 void emit_alu_imm32_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1047 {
1048         *(cd->mcodeptr++) = 0x81;
1049         emit_reg((opc),(dreg));
1050         emit_imm32((imm));
1051 }
1052
1053
1054 void emit_alu_imm_membase(codegendata *cd, s4 opc, s4 imm, s4 basereg, s4 disp)
1055 {
1056         if (IS_IMM8(imm)) {
1057                 *(cd->mcodeptr++) = 0x83;
1058                 emit_membase(cd, (basereg),(disp),(opc));
1059                 emit_imm8((imm));
1060         } else {
1061                 *(cd->mcodeptr++) = 0x81;
1062                 emit_membase(cd, (basereg),(disp),(opc));
1063                 emit_imm32((imm));
1064         }
1065 }
1066
1067
1068 void emit_alu_imm_memabs(codegendata *cd, s4 opc, s4 imm, s4 disp)
1069 {
1070         if (IS_IMM8(imm)) {
1071                 *(cd->mcodeptr++) = 0x83;
1072                 emit_mem(opc, disp);
1073                 emit_imm8((imm));
1074         } else {
1075                 *(cd->mcodeptr++) = 0x81;
1076                 emit_mem(opc, disp);
1077                 emit_imm32((imm));
1078         }
1079 }
1080
1081 void emit_alu_memindex_reg(codegendata *cd, s4 opc, s4 disp, s4 basereg, s4 indexreg, s4 scale, s4 reg)
1082 {
1083         *(cd->mcodeptr++) = (((u1) (opc)) << 3) + 3;
1084         emit_memindex(cd, (reg),(disp),(basereg),(indexreg),(scale));
1085 }
1086
1087 void emit_test_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1088 {
1089         *(cd->mcodeptr++) = 0x85;
1090         emit_reg((reg),(dreg));
1091 }
1092
1093
1094 void emit_test_imm_reg(codegendata *cd, s4 imm, s4 reg)
1095 {
1096         *(cd->mcodeptr++) = 0xf7;
1097         emit_reg(0,(reg));
1098         emit_imm32((imm));
1099 }
1100
1101
1102
1103 /*
1104  * inc, dec operations
1105  */
1106 void emit_inc_reg(codegendata *cd, s4 reg)
1107 {
1108         *(cd->mcodeptr++) = 0xff;
1109         emit_reg(0,(reg));
1110 }
1111
1112 void emit_dec_mem(codegendata *cd, s4 mem)
1113 {
1114         *(cd->mcodeptr++) = 0xff;
1115         emit_mem(1,(mem));
1116 }
1117
1118
1119 void emit_imul_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1120 {
1121         *(cd->mcodeptr++) = 0x0f;
1122         *(cd->mcodeptr++) = 0xaf;
1123         emit_reg((dreg),(reg));
1124 }
1125
1126
1127 void emit_imul_membase_reg(codegendata *cd, s4 basereg, s4 disp, s4 dreg)
1128 {
1129         *(cd->mcodeptr++) = 0x0f;
1130         *(cd->mcodeptr++) = 0xaf;
1131         emit_membase(cd, (basereg),(disp),(dreg));
1132 }
1133
1134
1135 void emit_imul_imm_reg(codegendata *cd, s4 imm, s4 dreg)
1136 {
1137         if (IS_IMM8((imm))) {
1138                 *(cd->mcodeptr++) = 0x6b;
1139                 emit_reg(0,(dreg));
1140                 emit_imm8((imm));
1141         } else {
1142                 *(cd->mcodeptr++) = 0x69;
1143                 emit_reg(0,(dreg));
1144                 emit_imm32((imm));
1145         }
1146 }
1147
1148
1149 void emit_imul_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1150 {
1151         if (IS_IMM8((imm))) {
1152                 *(cd->mcodeptr++) = 0x6b;
1153                 emit_reg((dreg),(reg));
1154                 emit_imm8((imm));
1155         } else {
1156                 *(cd->mcodeptr++) = 0x69;
1157                 emit_reg((dreg),(reg));
1158                 emit_imm32((imm));
1159         }
1160 }
1161
1162
1163 void emit_imul_imm_membase_reg(codegendata *cd, s4 imm, s4 basereg, s4 disp, s4 dreg)
1164 {
1165         if (IS_IMM8((imm))) {
1166                 *(cd->mcodeptr++) = 0x6b;
1167                 emit_membase(cd, (basereg),(disp),(dreg));
1168                 emit_imm8((imm));
1169         } else {
1170                 *(cd->mcodeptr++) = 0x69;
1171                 emit_membase(cd, (basereg),(disp),(dreg));
1172                 emit_imm32((imm));
1173         }
1174 }
1175
1176
1177 void emit_mul_reg(codegendata *cd, s4 reg)
1178 {
1179         *(cd->mcodeptr++) = 0xf7;
1180         emit_reg(4, reg);
1181 }
1182
1183
1184 void emit_mul_membase(codegendata *cd, s4 basereg, s4 disp)
1185 {
1186         *(cd->mcodeptr++) = 0xf7;
1187         emit_membase(cd, (basereg),(disp),4);
1188 }
1189
1190
1191 void emit_idiv_reg(codegendata *cd, s4 reg)
1192 {
1193         *(cd->mcodeptr++) = 0xf7;
1194         emit_reg(7,(reg));
1195 }
1196
1197
1198
1199 /*
1200  * shift ops
1201  */
1202 void emit_shift_reg(codegendata *cd, s4 opc, s4 reg)
1203 {
1204         *(cd->mcodeptr++) = 0xd3;
1205         emit_reg((opc),(reg));
1206 }
1207
1208
1209 void emit_shift_imm_reg(codegendata *cd, s4 opc, s4 imm, s4 dreg)
1210 {
1211         if ((imm) == 1) {
1212                 *(cd->mcodeptr++) = 0xd1;
1213                 emit_reg((opc),(dreg));
1214         } else {
1215                 *(cd->mcodeptr++) = 0xc1;
1216                 emit_reg((opc),(dreg));
1217                 emit_imm8((imm));
1218         }
1219 }
1220
1221
1222 void emit_shld_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1223 {
1224         *(cd->mcodeptr++) = 0x0f;
1225         *(cd->mcodeptr++) = 0xa5;
1226         emit_reg((reg),(dreg));
1227 }
1228
1229
1230 void emit_shld_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1231 {
1232         *(cd->mcodeptr++) = 0x0f;
1233         *(cd->mcodeptr++) = 0xa4;
1234         emit_reg((reg),(dreg));
1235         emit_imm8((imm));
1236 }
1237
1238
1239 void emit_shld_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1240 {
1241         *(cd->mcodeptr++) = 0x0f;
1242         *(cd->mcodeptr++) = 0xa5;
1243         emit_membase(cd, (basereg),(disp),(reg));
1244 }
1245
1246
1247 void emit_shrd_reg_reg(codegendata *cd, s4 reg, s4 dreg)
1248 {
1249         *(cd->mcodeptr++) = 0x0f;
1250         *(cd->mcodeptr++) = 0xad;
1251         emit_reg((reg),(dreg));
1252 }
1253
1254
1255 void emit_shrd_imm_reg_reg(codegendata *cd, s4 imm, s4 reg, s4 dreg)
1256 {
1257         *(cd->mcodeptr++) = 0x0f;
1258         *(cd->mcodeptr++) = 0xac;
1259         emit_reg((reg),(dreg));
1260         emit_imm8((imm));
1261 }
1262
1263
1264 void emit_shrd_reg_membase(codegendata *cd, s4 reg, s4 basereg, s4 disp)
1265 {
1266         *(cd->mcodeptr++) = 0x0f;
1267         *(cd->mcodeptr++) = 0xad;
1268         emit_membase(cd, (basereg),(disp),(reg));
1269 }
1270
1271
1272
1273 /*
1274  * jump operations
1275  */
1276 void emit_jmp_imm(codegendata *cd, s4 imm)
1277 {
1278         *(cd->mcodeptr++) = 0xe9;
1279         emit_imm32((imm));
1280 }
1281
1282
1283 void emit_jmp_reg(codegendata *cd, s4 reg)
1284 {
1285         *(cd->mcodeptr++) = 0xff;
1286         emit_reg(4,(reg));
1287 }
1288
1289
1290 void emit_jcc(codegendata *cd, s4 opc, s4 imm)
1291 {
1292         *(cd->mcodeptr++) = 0x0f;
1293         *(cd->mcodeptr++) =  0x80 + (u1) (opc);
1294         emit_imm32((imm));
1295 }
1296
1297
1298
1299 /*
1300  * conditional set operations
1301  */
1302 void emit_setcc_reg(codegendata *cd, s4 opc, s4 reg)
1303 {
1304         *(cd->mcodeptr++) = 0x0f;
1305         *(cd->mcodeptr++) = 0x90 + (u1) (opc);
1306         emit_reg(0,(reg));
1307 }
1308
1309
1310 void emit_setcc_membase(codegendata *cd, s4 opc, s4 basereg, s4 disp)
1311 {
1312         *(cd->mcodeptr++) = 0x0f;
1313         *(cd->mcodeptr++) =  0x90 + (u1) (opc);
1314         emit_membase(cd, (basereg),(disp),0);
1315 }
1316
1317
1318 void emit_xadd_reg_mem(codegendata *cd, s4 reg, s4 mem)
1319 {
1320         *(cd->mcodeptr++) = 0x0f;
1321         *(cd->mcodeptr++) = 0xc1;
1322         emit_mem((reg),(mem));
1323 }
1324
1325
1326 void emit_neg_reg(codegendata *cd, s4 reg)
1327 {
1328         *(cd->mcodeptr++) = 0xf7;
1329         emit_reg(3,(reg));
1330 }
1331
1332
1333
1334 void emit_push_imm(codegendata *cd, s4 imm)
1335 {
1336         *(cd->mcodeptr++) = 0x68;
1337         emit_imm32((imm));
1338 }
1339
1340
1341 void emit_pop_reg(codegendata *cd, s4 reg)
1342 {
1343         *(cd->mcodeptr++) = 0x58 + (0x07 & (u1) (reg));
1344 }
1345
1346
1347 void emit_push_reg(codegendata *cd, s4 reg)
1348 {
1349         *(cd->mcodeptr++) = 0x50 + (0x07 & (u1) (reg));
1350 }
1351
1352
1353 void emit_lock(codegendata *cd)
1354 {
1355         *(cd->mcodeptr++) = 0xf0;
1356 }
1357
1358
1359 /*
1360  * call instructions
1361  */
1362 void emit_call_reg(codegendata *cd, s4 reg)
1363 {
1364         *(cd->mcodeptr++) = 0xff;
1365         emit_reg(2,(reg));
1366 }
1367
1368
1369 void emit_call_imm(codegendata *cd, s4 imm)
1370 {
1371         *(cd->mcodeptr++) = 0xe8;
1372         emit_imm32((imm));
1373 }
1374
1375
1376
1377 /*
1378  * floating point instructions
1379  */
1380 void emit_fld1(codegendata *cd)
1381 {
1382         *(cd->mcodeptr++) = 0xd9;
1383         *(cd->mcodeptr++) = 0xe8;
1384 }
1385
1386
1387 void emit_fldz(codegendata *cd)
1388 {
1389         *(cd->mcodeptr++) = 0xd9;
1390         *(cd->mcodeptr++) = 0xee;
1391 }
1392
1393
1394 void emit_fld_reg(codegendata *cd, s4 reg)
1395 {
1396         *(cd->mcodeptr++) = 0xd9;
1397         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1398 }
1399
1400
1401 void emit_flds_membase(codegendata *cd, s4 basereg, s4 disp)
1402 {
1403         *(cd->mcodeptr++) = 0xd9;
1404         emit_membase(cd, (basereg),(disp),0);
1405 }
1406
1407
1408 void emit_flds_membase32(codegendata *cd, s4 basereg, s4 disp)
1409 {
1410         *(cd->mcodeptr++) = 0xd9;
1411         emit_membase32(cd, (basereg),(disp),0);
1412 }
1413
1414
1415 void emit_fldl_membase(codegendata *cd, s4 basereg, s4 disp)
1416 {
1417         *(cd->mcodeptr++) = 0xdd;
1418         emit_membase(cd, (basereg),(disp),0);
1419 }
1420
1421
1422 void emit_fldl_membase32(codegendata *cd, s4 basereg, s4 disp)
1423 {
1424         *(cd->mcodeptr++) = 0xdd;
1425         emit_membase32(cd, (basereg),(disp),0);
1426 }
1427
1428
1429 void emit_fldt_membase(codegendata *cd, s4 basereg, s4 disp)
1430 {
1431         *(cd->mcodeptr++) = 0xdb;
1432         emit_membase(cd, (basereg),(disp),5);
1433 }
1434
1435
1436 void emit_flds_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1437 {
1438         *(cd->mcodeptr++) = 0xd9;
1439         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1440 }
1441
1442
1443 void emit_fldl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1444 {
1445         *(cd->mcodeptr++) = 0xdd;
1446         emit_memindex(cd, 0,(disp),(basereg),(indexreg),(scale));
1447 }
1448
1449
1450 void emit_flds_mem(codegendata *cd, s4 mem)
1451 {
1452         *(cd->mcodeptr++) = 0xd9;
1453         emit_mem(0,(mem));
1454 }
1455
1456
1457 void emit_fldl_mem(codegendata *cd, s4 mem)
1458 {
1459         *(cd->mcodeptr++) = 0xdd;
1460         emit_mem(0,(mem));
1461 }
1462
1463
1464 void emit_fildl_membase(codegendata *cd, s4 basereg, s4 disp)
1465 {
1466         *(cd->mcodeptr++) = 0xdb;
1467         emit_membase(cd, (basereg),(disp),0);
1468 }
1469
1470
1471 void emit_fildll_membase(codegendata *cd, s4 basereg, s4 disp)
1472 {
1473         *(cd->mcodeptr++) = 0xdf;
1474         emit_membase(cd, (basereg),(disp),5);
1475 }
1476
1477
1478 void emit_fst_reg(codegendata *cd, s4 reg)
1479 {
1480         *(cd->mcodeptr++) = 0xdd;
1481         *(cd->mcodeptr++) = 0xd0 + (0x07 & (u1) (reg));
1482 }
1483
1484
1485 void emit_fsts_membase(codegendata *cd, s4 basereg, s4 disp)
1486 {
1487         *(cd->mcodeptr++) = 0xd9;
1488         emit_membase(cd, (basereg),(disp),2);
1489 }
1490
1491
1492 void emit_fstl_membase(codegendata *cd, s4 basereg, s4 disp)
1493 {
1494         *(cd->mcodeptr++) = 0xdd;
1495         emit_membase(cd, (basereg),(disp),2);
1496 }
1497
1498
1499 void emit_fsts_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1500 {
1501         *(cd->mcodeptr++) = 0xd9;
1502         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1503 }
1504
1505
1506 void emit_fstl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1507 {
1508         *(cd->mcodeptr++) = 0xdd;
1509         emit_memindex(cd, 2,(disp),(basereg),(indexreg),(scale));
1510 }
1511
1512
1513 void emit_fstp_reg(codegendata *cd, s4 reg)
1514 {
1515         *(cd->mcodeptr++) = 0xdd;
1516         *(cd->mcodeptr++) = 0xd8 + (0x07 & (u1) (reg));
1517 }
1518
1519
1520 void emit_fstps_membase(codegendata *cd, s4 basereg, s4 disp)
1521 {
1522         *(cd->mcodeptr++) = 0xd9;
1523         emit_membase(cd, (basereg),(disp),3);
1524 }
1525
1526
1527 void emit_fstps_membase32(codegendata *cd, s4 basereg, s4 disp)
1528 {
1529         *(cd->mcodeptr++) = 0xd9;
1530         emit_membase32(cd, (basereg),(disp),3);
1531 }
1532
1533
1534 void emit_fstpl_membase(codegendata *cd, s4 basereg, s4 disp)
1535 {
1536         *(cd->mcodeptr++) = 0xdd;
1537         emit_membase(cd, (basereg),(disp),3);
1538 }
1539
1540
1541 void emit_fstpl_membase32(codegendata *cd, s4 basereg, s4 disp)
1542 {
1543         *(cd->mcodeptr++) = 0xdd;
1544         emit_membase32(cd, (basereg),(disp),3);
1545 }
1546
1547
1548 void emit_fstpt_membase(codegendata *cd, s4 basereg, s4 disp)
1549 {
1550         *(cd->mcodeptr++) = 0xdb;
1551         emit_membase(cd, (basereg),(disp),7);
1552 }
1553
1554
1555 void emit_fstps_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1556 {
1557         *(cd->mcodeptr++) = 0xd9;
1558         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1559 }
1560
1561
1562 void emit_fstpl_memindex(codegendata *cd, s4 disp, s4 basereg, s4 indexreg, s4 scale)
1563 {
1564         *(cd->mcodeptr++) = 0xdd;
1565         emit_memindex(cd, 3,(disp),(basereg),(indexreg),(scale));
1566 }
1567
1568
1569 void emit_fstps_mem(codegendata *cd, s4 mem)
1570 {
1571         *(cd->mcodeptr++) = 0xd9;
1572         emit_mem(3,(mem));
1573 }
1574
1575
1576 void emit_fstpl_mem(codegendata *cd, s4 mem)
1577 {
1578         *(cd->mcodeptr++) = 0xdd;
1579         emit_mem(3,(mem));
1580 }
1581
1582
1583 void emit_fistl_membase(codegendata *cd, s4 basereg, s4 disp)
1584 {
1585         *(cd->mcodeptr++) = 0xdb;
1586         emit_membase(cd, (basereg),(disp),2);
1587 }
1588
1589
1590 void emit_fistpl_membase(codegendata *cd, s4 basereg, s4 disp)
1591 {
1592         *(cd->mcodeptr++) = 0xdb;
1593         emit_membase(cd, (basereg),(disp),3);
1594 }
1595
1596
1597 void emit_fistpll_membase(codegendata *cd, s4 basereg, s4 disp)
1598 {
1599         *(cd->mcodeptr++) = 0xdf;
1600         emit_membase(cd, (basereg),(disp),7);
1601 }
1602
1603
1604 void emit_fchs(codegendata *cd)
1605 {
1606         *(cd->mcodeptr++) = 0xd9;
1607         *(cd->mcodeptr++) = 0xe0;
1608 }
1609
1610
1611 void emit_faddp(codegendata *cd)
1612 {
1613         *(cd->mcodeptr++) = 0xde;
1614         *(cd->mcodeptr++) = 0xc1;
1615 }
1616
1617
1618 void emit_fadd_reg_st(codegendata *cd, s4 reg)
1619 {
1620         *(cd->mcodeptr++) = 0xd8;
1621         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1622 }
1623
1624
1625 void emit_fadd_st_reg(codegendata *cd, s4 reg)
1626 {
1627         *(cd->mcodeptr++) = 0xdc;
1628         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1629 }
1630
1631
1632 void emit_faddp_st_reg(codegendata *cd, s4 reg)
1633 {
1634         *(cd->mcodeptr++) = 0xde;
1635         *(cd->mcodeptr++) = 0xc0 + (0x0f & (u1) (reg));
1636 }
1637
1638
1639 void emit_fadds_membase(codegendata *cd, s4 basereg, s4 disp)
1640 {
1641         *(cd->mcodeptr++) = 0xd8;
1642         emit_membase(cd, (basereg),(disp),0);
1643 }
1644
1645
1646 void emit_faddl_membase(codegendata *cd, s4 basereg, s4 disp)
1647 {
1648         *(cd->mcodeptr++) = 0xdc;
1649         emit_membase(cd, (basereg),(disp),0);
1650 }
1651
1652
1653 void emit_fsub_reg_st(codegendata *cd, s4 reg)
1654 {
1655         *(cd->mcodeptr++) = 0xd8;
1656         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1657 }
1658
1659
1660 void emit_fsub_st_reg(codegendata *cd, s4 reg)
1661 {
1662         *(cd->mcodeptr++) = 0xdc;
1663         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1664 }
1665
1666
1667 void emit_fsubp_st_reg(codegendata *cd, s4 reg)
1668 {
1669         *(cd->mcodeptr++) = 0xde;
1670         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1671 }
1672
1673
1674 void emit_fsubp(codegendata *cd)
1675 {
1676         *(cd->mcodeptr++) = 0xde;
1677         *(cd->mcodeptr++) = 0xe9;
1678 }
1679
1680
1681 void emit_fsubs_membase(codegendata *cd, s4 basereg, s4 disp)
1682 {
1683         *(cd->mcodeptr++) = 0xd8;
1684         emit_membase(cd, (basereg),(disp),4);
1685 }
1686
1687
1688 void emit_fsubl_membase(codegendata *cd, s4 basereg, s4 disp)
1689 {
1690         *(cd->mcodeptr++) = 0xdc;
1691         emit_membase(cd, (basereg),(disp),4);
1692 }
1693
1694
1695 void emit_fmul_reg_st(codegendata *cd, s4 reg)
1696 {
1697         *(cd->mcodeptr++) = 0xd8;
1698         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1699 }
1700
1701
1702 void emit_fmul_st_reg(codegendata *cd, s4 reg)
1703 {
1704         *(cd->mcodeptr++) = 0xdc;
1705         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1706 }
1707
1708
1709 void emit_fmulp(codegendata *cd)
1710 {
1711         *(cd->mcodeptr++) = 0xde;
1712         *(cd->mcodeptr++) = 0xc9;
1713 }
1714
1715
1716 void emit_fmulp_st_reg(codegendata *cd, s4 reg)
1717 {
1718         *(cd->mcodeptr++) = 0xde;
1719         *(cd->mcodeptr++) = 0xc8 + (0x07 & (u1) (reg));
1720 }
1721
1722
1723 void emit_fmuls_membase(codegendata *cd, s4 basereg, s4 disp)
1724 {
1725         *(cd->mcodeptr++) = 0xd8;
1726         emit_membase(cd, (basereg),(disp),1);
1727 }
1728
1729
1730 void emit_fmull_membase(codegendata *cd, s4 basereg, s4 disp)
1731 {
1732         *(cd->mcodeptr++) = 0xdc;
1733         emit_membase(cd, (basereg),(disp),1);
1734 }
1735
1736
1737 void emit_fdiv_reg_st(codegendata *cd, s4 reg)
1738 {
1739         *(cd->mcodeptr++) = 0xd8;
1740         *(cd->mcodeptr++) = 0xf0 + (0x07 & (u1) (reg));
1741 }
1742
1743
1744 void emit_fdiv_st_reg(codegendata *cd, s4 reg)
1745 {
1746         *(cd->mcodeptr++) = 0xdc;
1747         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1748 }
1749
1750
1751 void emit_fdivp(codegendata *cd)
1752 {
1753         *(cd->mcodeptr++) = 0xde;
1754         *(cd->mcodeptr++) = 0xf9;
1755 }
1756
1757
1758 void emit_fdivp_st_reg(codegendata *cd, s4 reg)
1759 {
1760         *(cd->mcodeptr++) = 0xde;
1761         *(cd->mcodeptr++) = 0xf8 + (0x07 & (u1) (reg));
1762 }
1763
1764
1765 void emit_fxch(codegendata *cd)
1766 {
1767         *(cd->mcodeptr++) = 0xd9;
1768         *(cd->mcodeptr++) = 0xc9;
1769 }
1770
1771
1772 void emit_fxch_reg(codegendata *cd, s4 reg)
1773 {
1774         *(cd->mcodeptr++) = 0xd9;
1775         *(cd->mcodeptr++) = 0xc8 + (0x07 & (reg));
1776 }
1777
1778
1779 void emit_fprem(codegendata *cd)
1780 {
1781         *(cd->mcodeptr++) = 0xd9;
1782         *(cd->mcodeptr++) = 0xf8;
1783 }
1784
1785
1786 void emit_fprem1(codegendata *cd)
1787 {
1788         *(cd->mcodeptr++) = 0xd9;
1789         *(cd->mcodeptr++) = 0xf5;
1790 }
1791
1792
1793 void emit_fucom(codegendata *cd)
1794 {
1795         *(cd->mcodeptr++) = 0xdd;
1796         *(cd->mcodeptr++) = 0xe1;
1797 }
1798
1799
1800 void emit_fucom_reg(codegendata *cd, s4 reg)
1801 {
1802         *(cd->mcodeptr++) = 0xdd;
1803         *(cd->mcodeptr++) = 0xe0 + (0x07 & (u1) (reg));
1804 }
1805
1806
1807 void emit_fucomp_reg(codegendata *cd, s4 reg)
1808 {
1809         *(cd->mcodeptr++) = 0xdd;
1810         *(cd->mcodeptr++) = 0xe8 + (0x07 & (u1) (reg));
1811 }
1812
1813
1814 void emit_fucompp(codegendata *cd)
1815 {
1816         *(cd->mcodeptr++) = 0xda;
1817         *(cd->mcodeptr++) = 0xe9;
1818 }
1819
1820
1821 void emit_fnstsw(codegendata *cd)
1822 {
1823         *(cd->mcodeptr++) = 0xdf;
1824         *(cd->mcodeptr++) = 0xe0;
1825 }
1826
1827
1828 void emit_sahf(codegendata *cd)
1829 {
1830         *(cd->mcodeptr++) = 0x9e;
1831 }
1832
1833
1834 void emit_finit(codegendata *cd)
1835 {
1836         *(cd->mcodeptr++) = 0x9b;
1837         *(cd->mcodeptr++) = 0xdb;
1838         *(cd->mcodeptr++) = 0xe3;
1839 }
1840
1841
1842 void emit_fldcw_mem(codegendata *cd, s4 mem)
1843 {
1844         *(cd->mcodeptr++) = 0xd9;
1845         emit_mem(5,(mem));
1846 }
1847
1848
1849 void emit_fldcw_membase(codegendata *cd, s4 basereg, s4 disp)
1850 {
1851         *(cd->mcodeptr++) = 0xd9;
1852         emit_membase(cd, (basereg),(disp),5);
1853 }
1854
1855
1856 void emit_wait(codegendata *cd)
1857 {
1858         *(cd->mcodeptr++) = 0x9b;
1859 }
1860
1861
1862 void emit_ffree_reg(codegendata *cd, s4 reg)
1863 {
1864         *(cd->mcodeptr++) = 0xdd;
1865         *(cd->mcodeptr++) = 0xc0 + (0x07 & (u1) (reg));
1866 }
1867
1868
1869 void emit_fdecstp(codegendata *cd)
1870 {
1871         *(cd->mcodeptr++) = 0xd9;
1872         *(cd->mcodeptr++) = 0xf6;
1873 }
1874
1875
1876 void emit_fincstp(codegendata *cd)
1877 {
1878         *(cd->mcodeptr++) = 0xd9;
1879         *(cd->mcodeptr++) = 0xf7;
1880 }
1881
1882 #if defined(ENABLE_ESCAPE_CHECK)
1883 void emit_escape_check(codegendata *cd, s4 reg) {
1884         M_PUSH(reg);
1885         M_MOV_IMM(asm_escape_check, REG_ITMP3);
1886         M_CALL(REG_ITMP3);
1887         M_IADD_IMM(4, REG_SP);
1888 }
1889 #endif
1890
1891 /*
1892  * These are local overrides for various environment variables in Emacs.
1893  * Please do not remove this and leave it at the end of the file, where
1894  * Emacs will automagically detect them.
1895  * ---------------------------------------------------------------------
1896  * Local variables:
1897  * mode: c
1898  * indent-tabs-mode: t
1899  * c-basic-offset: 4
1900  * tab-width: 4
1901  * End:
1902  */