src/vendorcode/amd/agesa/f15/Proc/Mem/Ps/DR/mpsdr3.c

   1 /* $NoKeywords:$ */
   2 /**
   3  * @file
   4  *
   5  * mpsdr3.c
   6  *
   7  * Platform specific settings for DR DDR3 SO-DIMM system
   8  *
   9  * @xrefitem bom "File Content Label" "Release Content"
  10  * @e project: AGESA
  11  * @e sub-project: (Mem/Ps)
  12  * @e \$Revision: 52286 $ @e \$Date: 2011-05-04 03:48:21 -0600 (Wed, 04 May 2011) $
  13  *
  14  **/
  15 /*****************************************************************************
  16   *
  17  * Copyright (C) 2012 Advanced Micro Devices, Inc.
  18  * All rights reserved.
  19  *
  20  * Redistribution and use in source and binary forms, with or without
  21  * modification, are permitted provided that the following conditions are met:
  22  *     * Redistributions of source code must retain the above copyright
  23  *       notice, this list of conditions and the following disclaimer.
  24  *     * Redistributions in binary form must reproduce the above copyright
  25  *       notice, this list of conditions and the following disclaimer in the
  26  *       documentation and/or other materials provided with the distribution.
  27  *     * Neither the name of Advanced Micro Devices, Inc. nor the names of
  28  *       its contributors may be used to endorse or promote products derived
  29  *       from this software without specific prior written permission.
  30  *
  31  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS "AS IS" AND
  32  * ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED
  33  * WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE ARE
  34  * DISCLAIMED. IN NO EVENT SHALL ADVANCED MICRO DEVICES, INC. BE LIABLE FOR ANY
  35  * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  36  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
  37  * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
  38  * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
  39  * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF THIS
  40  * SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
  41   *
  42   * ***************************************************************************
  43   *
  44  */
  45
  46 /* This file contains routine that add platform specific support L1 */
  47
  48
  49 #include "AGESA.h"
  50 #include "AdvancedApi.h"
  51 #include "mport.h"
  52 #include "ma.h"
  53 #include "Ids.h"
  54 #include "cpuFamRegisters.h"
  55 #include "mm.h"
  56 #include "mn.h"
  57 #include "mp.h"
  58 #include "mu.h"
  59 #include "OptionMemory.h"
  60 #include "PlatformMemoryConfiguration.h"
  61 #include "Filecode.h"
  62 CODE_GROUP (G2_PEI)
  63 RDATA_GROUP (G2_PEI)
  64
  65 #define FILECODE PROC_MEM_PS_DR_MPSDR3_FILECODE
  66 /*----------------------------------------------------------------------------
  67  *                          DEFINITIONS AND MACROS
  68  *
  69  *----------------------------------------------------------------------------
  70  */
  71
  72 /*----------------------------------------------------------------------------
  73  *                           TYPEDEFS AND STRUCTURES
  74  *
  75  *----------------------------------------------------------------------------
  76  */
  77
  78 /*----------------------------------------------------------------------------
  79  *                        PROTOTYPES OF LOCAL FUNCTIONS
  80  *
  81  *----------------------------------------------------------------------------
  82  */
  83 BOOLEAN
  84 STATIC
  85 MemPDoPsSDr3 (
  86   IN OUT   MEM_NB_BLOCK *NBPtr
  87   );
  88
  89 /*
  90  *-----------------------------------------------------------------------------
  91  *                                EXPORTED FUNCTIONS
  92  *
  93  *-----------------------------------------------------------------------------
  94  */
  95 STATIC CONST DRAM_TERM_ENTRY DrSDdr3DramTerm1D[] = {
  96   {DDR800, ONE_DIMM, NO_DIMM, 2, 0, 0},
  97   {DDR1066 + DDR1333 + DDR1600, ONE_DIMM, NO_DIMM, 1, 0, 0}
  98 };
  99
 100 STATIC CONST DRAM_TERM_ENTRY DrSDdr3DramTerm2D[] = {
 101   {DDR800 + DDR1066 + DDR1333 + DDR1600, ONE_DIMM, NO_DIMM, 1, 0, 0},
 102   {DDR800, TWO_DIMM, NO_DIMM, 3, 0, 2},
 103   {DDR1066 + DDR1333, TWO_DIMM, NO_DIMM, 5, 0, 2},
 104   {DDR1600, TWO_DIMM, NO_DIMM, 5, 0, 1}
 105 };
 106 /* -----------------------------------------------------------------------------*/
 107 /**
 108  *
 109  *     This function is the constructor the platform specific settings for SO SIMM-DDR3 DR DDR3
 110  *
 111  *     @param[in,out]   *MemPtr           Pointer to MEM_DATA_STRUCTURE
 112  *     @param[in,out]   *ChannelPtr       Pointer to CH_DEF_STRUCT
 113  *     @param[in,out]   *PsPtr       Pointer to MEM_PS_BLOCK
 114  *
 115  *     @return          AGESA_SUCCESS
 116  *
 117  */
 118
 119 AGESA_STATUS
 120 MemPConstructPsSDr3 (
 121   IN OUT   MEM_DATA_STRUCT *MemPtr,
 122   IN OUT   CH_DEF_STRUCT *ChannelPtr,
 123   IN OUT   MEM_PS_BLOCK *PsPtr
 124   )
 125 {
 126   ASSERT (MemPtr != 0);
 127   ASSERT (ChannelPtr != 0);
 128
 129   if ((ChannelPtr->MCTPtr->LogicalCpuid.Family & AMD_FAMILY_10_RB) == 0) {
 130     return AGESA_UNSUPPORTED;
 131   }
 132   if (ChannelPtr->TechType != DDR3_TECHNOLOGY) {
 133     return AGESA_UNSUPPORTED;
 134   }
 135   if (ChannelPtr->SODimmPresent != ChannelPtr->ChDimmValid) {
 136     return AGESA_UNSUPPORTED;
 137   }
 138   PsPtr->MemPDoPs = MemPDoPsSDr3;
 139   PsPtr->MemPGetPORFreqLimit = MemPGetPORFreqLimitDef;
 140   return AGESA_SUCCESS;
 141 }
 142
 143 /* -----------------------------------------------------------------------------*/
 144 /**
 145  *
 146  *     This is function sets the platform specific settings for S-DDR3 DR DDR3
 147  *
 148  *     @param[in,out]   *NBPtr           Pointer to MEM_NB_BLOCK
 149  *
 150  *     @return          TRUE - Find settings for corresponding platform and dimm population.
 151  *     @return          FALSE - Fail to find settings for corresponding platform and dimm population.
 152  *
 153  */
 154
 155 BOOLEAN
 156 STATIC
 157 MemPDoPsSDr3 (
 158   IN OUT   MEM_NB_BLOCK *NBPtr
 159   )
 160 {
 161   CONST DRAM_TERM_ENTRY *DramTermPtr;
 162   UINT8 MaxDimmsPerChannel;
 163   UINT8 *DimmsPerChPtr;
 164   UINT8 DramTermSize;
 165
 166   DramTermSize = 0;
 167   DramTermPtr = NULL;
 168   DimmsPerChPtr = FindPSOverrideEntry (NBPtr->RefPtr->PlatformMemoryConfiguration, PSO_MAX_DIMMS, NBPtr->MCTPtr->SocketId, NBPtr->ChannelPtr->ChannelID, 0, NULL, NULL);
 169   if (DimmsPerChPtr != NULL) {
 170     MaxDimmsPerChannel = *DimmsPerChPtr;
 171   } else {
 172     MaxDimmsPerChannel = 2;
 173   }
 174
 175   if (MaxDimmsPerChannel == 1) {
 176     DramTermSize = GET_SIZE_OF (DrSDdr3DramTerm1D);
 177     DramTermPtr = DrSDdr3DramTerm1D;
 178   } else if (MaxDimmsPerChannel == 2) {
 179     DramTermSize = GET_SIZE_OF (DrSDdr3DramTerm2D);
 180     DramTermPtr = DrSDdr3DramTerm2D;
 181   } else {
 182     IDS_ERROR_TRAP;
 183   }
 184
 185   if (!MemPGetDramTerm (NBPtr, DramTermSize, DramTermPtr)) {
 186     return FALSE;
 187   }
 188
 189   return TRUE;
 190 }
 191